

فهرست

۶	فصل اول : اسیلاتورهای RF
۷	مقدمه
۸	اسیلاتور کولپیتس
۱۰	اسیلاتور هارتلی
۱۳	آزمایش ۱-۱ : اسیلاتور کولپیتس
۱۶	آزمایش ۲-۱ : اسیلاتور هارتلی
۱۸	فصل دوم : فیلتر های درجه دوم
۱۹	مقدمه
۲۰	فیلتر پایین گذر (Low Pass Filter)
۲۳	فیلتر بالا گذر (High Pass Filter)
۲۶	آزمایش ۱-۲ : فیلتر پایین گذر مرتبه دوم
۳۰	آزمایش ۲-۲ : فیلتر بالا گذر مرتبه دوم
۳۳	فصل سوم : مدولاتور AM
۳۴	مقدمه
۴۰	آزمایش ۱-۳ : مدولاتور AM
۴۹	فصل چهارم : دمدولاتور AM
۵۰	مقدمه
۵۰	آشکار سازی دیودی
۵۲	دمدولاسیون AM با استفاده از تراشه MC1496

۵۵	آزمایش ۱-۴ : آشکار ساز دیودی (دمدولاتور آسنکرون)
۵۷	آزمایش ۲-۴ : دمدولاتور سنکرون
۶۱	فصل پنجم مدولاتورهای DSB-SC و SSB
۶۲	مقدمه
۶۸	آزمایش ۱-۵ : مدولاتور DSB-SC
۷۶	آزمایش ۲-۵ : مدولاتور SSB
۸۲	فصل ششم دمدولاتور DSB-SC و SSB
۸۳	مقدمه
۸۴	دمدولاسیون SSB
۸۵	دمدولاسیون DSB-SC
۸۷	آزمایش ۱-۶ : دمدولاتور DSB – SC
۹۲	آزمایش ۲-۶ : دمدولاتور SSB
۹۹	فصل هفتم مدولاتورهای FM
۱۰۰	مقدمه
۱۰۱	دیود وارکتور
۱۰۳	مدولاتور فرکانس ساخته شده با MC1648,VCO
۱۰۵	مدولاتور فرکانس ساخته شده با 2209
۱۰۷	آزمایش ۱-۷ : اندازه گیری مشخصات MC 1648

۱۰۹	آزمایش ۷-۲ : مدولاتور فرکانس با MC 1648
۱۱۱	آزمایش ۷-۳ : مدولاتور فرکانس با 2209
۱۱۳	فصل هشتم دمدولاتور FM
۱۱۴	مقدمه
۱۱۴	PLL
۱۱۷	مشخصات اولیه ی تراشه LM565
۱۱۹	دمدولاتور فرکانس با استفاده از تراشه LM565
۱۲۰	جدا کننده مبدل FM به AM
۱۲۲	آزمایش ۸-۱ . اندازه گیری مشخصات LM565
۱۲۵	آزمایش ۸-۲ : اندازه گیری مشخصات ولتاژ فرکانس LM565
۱۲۸	آزمایش ۸-۳ : دمدولاتور فرکانس با LM 565
۱۳۰	آزمایش ۸-۴ . دمدولاتور فرکانس براساس تبدیل سیگنال FM به AM
۱۳۲	فصل نهم مبدل آنالوگ به دیجیتال
۱۳۳	مقدمه
۱۳۵	بررسی تراشه ADC0804
۱۳۸	بررسی مشخصات تراشه ADC0809
۱۴۲	آزمایش ۹-۱ : مبدل آنالوگ به دیجیتال ADC0804
۱۴۴	آزمایش ۹-۲ : مبدل آنالوگ به دیجیتال ADC0809
۱۴۷	فصل دهم مبدل دیجیتال به آنالوگ

۱۴۸ مقدمه
۱۴۸ شیوه ی عملکرد مبدل دیجیتال به آنالوگ
۱۴۹ معرفی تراشه DAC0800
۱۵۲ آزمایش ۱-۱۰ : مبدل دیجیتال به آنالوگ تک قطبی مبتنی بر DAC0800
۱۵۴ آزمایش ۲-۱۰ : خروجی ولتاژ DAC0800 دو قطبی
۱۵۶ فصل یازدهم مدولاتور PWM
۱۵۷ تعریف مدولاسیون PWM
۱۵۷ مدولاتور PWM با استفاده از مقایسه کننده
۱۵۸ مدولاتور PWM با استفاده از تراشه ۵۵۵
۱۶۴ آزمایش ۱-۱۱ : مدولاتور پهنای پالس با استفاده از 741
۱۶۶ آزمایش ۲-۱۱ : مدولاتور پهنای پالس با استفاده از LM555
۱۷۱ فصل دوازدهم دمدولاتورهای PWM
۱۷۲ مقدمه
۱۷۶ آزمایش ۱-۱۲ : دمدولاتور پهنای پالس
۱۸۱ فصل سیزدهم مدولاتور FSK
۱۸۶ آزمایش ۱-۱۳ : مدولاتور FSK
۱۸۹ فصل چهاردهم دمدولاتور FSK
۱۹۰ مقدمه
۱۹۳ آزمایش ۱-۱۴ : دمدولاتور FSK

۱۹۶	فصل پانزدهم سیستم CVSD
۱۹۷	مقدمه
۱۹۷	DM خطی
۲۰۰	سیستم CVSD (Countinously variable slope delta)
۲۰۲	مدولاتور CVSD
۲۰۲	دمدولاتور CVSD
۲۰۴	آزمایش ۱-۱۵ : مدولاتور CVSD
۲۰۷	آزمایش ۲-۱۵ : دمدولاتور CVSD
۲۰۹	آزمایش ۳-۱۵ : فیلتر پایین گذر
۲۱۱	آزمایش ۴-۱۵ : سیستم CVSD با پالس های ساعت مختلف
۲۱۴	فصل شانزدهم :مدولاتور و دمدولاتور ASK
۲۱۵	مقدمه
۲۱۹	دمدولاتور ASK
۲۲۲	آزمایش ۱-۱۶ : مدولاتور ASK
۲۲۴	آزمایش ۲-۱۶ : دمدولاتور ناپیوسته ASK
۲۲۶	آزمایش ۳-۱۶ : سیستم ASK همراه با CVSD منچستر
۲۳۰	آزمایش ۴-۱۶ : دمدولاتور پیوسته ASK

فصل اول


اسیلاتورهای RF

اهداف:

- آشنایی با مشخصات و عملکرد اسیلاتورهای RF
- طراحی و ساخت چند نمونه اسیلاتور

مقدمه

اسیلاتور یک سیگنال ژنراتور ساده می باشد که در حقیقت بدون هیچ سیگنال ورودی و فقط با اعمال یک سطح dc ، در خروجی سیگنالی تولید می کند. اسیلاتورها نقش زیادی در راه اندازی سیستم های مخابراتی ایفا می کنند. اصولاً اسیلاتورها یک سیگنال حامل یا یک بلوک با نام اسیلاتور محلی تولید می کنند که می تواند در هر سیستم مخابراتی بکار گرفته شوند. شکل ۱-۱ به طور کلی بلوک دیاگرام یک اسیلاتور را نشان می دهد که شامل یک آمپلی فایر و یک مدار فیدبک می باشد.



شکل ۱-۱

زمانی که یک سطح dc به مدار اعمال می شود نویزی در مدار بوجود می آید که توسط یک آمپلی فایر تقویت شده و توسط مدار فیدبک به ورودی برگردانده می شود. مدار فیدبک تشکیل شده است از یک مدار رزونانس و یک فیلتر. سیگنال برگشت داده شده توسط مدار فیدبک تقویت می شود و عمل فیدبک دوباره صورت می گیرد. اگر سیگنال برگشتی هم فاز سیگنالی باشد که در ورودی مدار آمپلی فایر موجود است و بهره ولتاژ کافی نیز وجود داشته باشد نوسانگر شروع به نوسان می نماید یک اسیلاتور جهت عملکرد مطلوب میبایست از اصل بارکهاوزن تبعیت نماید. اصل بارکهاوزن یک رابطه بین گین آمپلی فایر A و ضریب β می باشد که می بایست بزرگتر و یا مساوی ۱ باشد.

$$A\beta(s) \geq 1$$

که:

A = گین تقویت کننده

β = ضریب فیدبک اسیلاتور

در آزمایش های این فصل از اسیلاتورهای ترانزیستوری استفاده شده است. یک تقویت کننده ی ترانزیستوری با منحنی مشخصه غیر خطی $I_c - V_{be}$ به عنوان یک محدود کننده دامنه بکار گرفته می شود.

یک نوسان ساز با عملکرد محدود کننده به عنوان یک نوسان ساز خود محدود کننده نامیده می شود که در اینصورت است که اصل بارک هاوزن برابر یک می شود. بنابراین دیگر نیازی به متصل شدن به تقویت کننده های محدود کننده ندارد.


اسیلاتور کولپیتس

در شکل ۱-۲ یک مدار معادل AC از نوسان ساز colpits نشان داده شده است. به محض اینکه مدار LC موازی بین بیس کلکتور ترانزیستور متصل می شود یک ولتاژ برگشتی جزئی در امپتر ترانزیستور جاری می شود که از طریق یک مدار تقسیم ولتاژ به خازن های C_1 و C_2 اعمال می شود.

در این مدار مقاومت R نشان داده شده با جمع امپدانسهای خروجی حاصل از سلف و خازن ها امپدانس خروجی کل ایجاد می کند. اگر فرکانس خیلی بالا نباشد می توان از خازن داخلی ترانزیستور در محاسبه فرکانس نوسان ساز صرف نظر نمود.

فرمول زیر بیانگر فرکانس خروجی می باشد :

$$f_0 = \frac{1}{2\pi \sqrt{L \left(\frac{C_2 C_1}{C_2 + C_1} \right)}}$$



شکل ۱-۲. مدار معادل AC اسیلاتور کولپیتس


در مدار نوسان ساز کولپیتس ضریب فیدبک (β) برابر است با $\frac{C_1}{C_2}$ و بهره ولتاژ (A) برابر است با $g_m R$ مطابق با فرمول های زیر :

$$A\beta(s) = 1 \quad \rightarrow \quad g_m R \frac{C_1}{C_2} = 1 \quad \text{یا} \quad g_m R = \frac{C_2}{C_1}$$

در آغاز نوسان سازی گین می بایستی کوچکتر از یک باشد بنابراین می توان گفت :

$$g_m R \geq \frac{C_2}{C_1}$$

شکل ۱-۳ یک مدار نوسان ساز کولپیتس عملی را نشان می دهد. مقاومت های R_1 و R_2 و R_3 و R_4 بایاس ترانزیستور را فراهم می کند خازن C_1 بعنوان یک خازن کوپلینگ و خازن C_2 به عنوان یک خازن بای پاس عمل می کند. همچنین فرکانس بوجود آمده به مقادیر C_3 و C_4 و L_1 وابسته می باشد.




شکل ۱-۳. مدار اسیلاتور کولپیتس

اسیلاتور هارتلی

شکل ۴-۱ مدار معادل AC یک نوسان ساز هارتلی را نشان می دهد. مدار LC موازی که یک مدار رزونانس محسوب می شود بین کلکتور و بیس ترانزیستور متصل شده است. با این تفاوت که دو عدد سلف L_1 و L_2 جایگزین دو عدد خازن شده اند.

مقاومت R نیز به همراه امپدانس های سلف ها و خازن C امپدانس خروجی را تشکیل می دهد. همانند نوسان ساز کولپس اگر فرکانس خیلی بالا نباشد می توان در محاسبات فرکانس خروجی از خازن داخلی ترانزیستور صرف نظر نمود. فرمول زیر بیانگر این مطلب می باشد:

$$f_0 = \frac{1}{2\pi\sqrt{(L_1+L_2)C}} \quad (\text{HZ})$$



شکل ۴-۱. مدار معادل AC اسیلاتور هارتلی


در نوسان ساز هارتلی ضریب فیدبک (β) برابر است با $\frac{L_2}{L_1}$ و بهره ولتاژ (A) برابر است با $g_m R$:

$$A\beta(s) = 1 \quad \rightarrow \quad g_m R \frac{L_2}{L_1} = 1 \quad \text{یا} \quad g_m R = \frac{L_1}{L_2}$$

در آغاز نوسان سازی گین می بایست کوچکتر از یک باشد بنابراین می توان گفت:


$$g_m R \geq \frac{L_1}{L_2}$$

شکل ۵-۱ یک مدار عملی از نوسان ساز هارتلی را نشان می دهد مقاومت های $R1$ و $R2$ و $R3$ بایاس ترانزیستور را فراهم می کند. خازن $C1$ کوپلاژ و خازن $C2$ یک خازن بای پاس می باشد. همچنین خازن $C3$ به همراه سلف $L1$ و $L2$ یک مدار رزونانس را تشکیل می دهد که در عملکرد تولید فرکانس خروجی نقش اساسی را ایفا می کند.




شکل ۵-۱. مدار اسیلاتور هارتلی

به استثنای نوسان سازهای ذکر شده در بالا نمونه های بسیار زیادی از نوسان های عملی دیگری نیز موجود می باشد. به عنوان مثال، نوسان ساز RC که برای ساختار فرکانس پایین و یا نوسان سازهای clamp و یا pierce که برای پایداری بالا مورد استفاده قرار می گردد.



شکل ۶-۱

آزمایش ۱-۱: اسیلاتور کولپیتس



شکل ۱-۷

مراحل انجام آزمایش:

۱- مدار اسیلاتور کولپیتس را روی ماژول RN-E802 مشاهده نمایید. جامپرهای ۱ و ۳ را در مدار قرار داده تا خازن C3 برابر با 1nf و خازن C4 برابر با 15nf و سلف L1 برابر با 27μH انتخاب گردد.

۲- ورودی عمودی اسیلوسکوپ را در وضعیت AC قرار داده و به خروجی مدار اسیلاتور متصل نمایید. شکل موج خروجی را مشاهده و با اندازه گیری فرکانس در جدول ۱-۱ ثبت نمایید.

۳- با استفاده از فرمول زیر فرکانس موج خروجی را محاسبه و با مقدار تولید شده مقایسه نمایید.


$$f_o = \frac{1}{2\pi\sqrt{L\frac{C1C2}{C1+C2}}}$$

۴- جامپرهای ۱ و ۳ را قطع و جامپرهای ۲ و ۴ را وصل نمایید تا خازن C5 معادل 100pf و خازن C6 معادل 1nf و سلف L2 معادل $2.7\mu H$ در مدار قرار گیرد. حال مراحل ۲ و ۳ را تکرار و در جدول ۱-۲ ثبت نمایید.


نکته: به دلیل استفاده از یک نوع مدار بایاس برای دو مدار تانک قسمتی از موج ممکن است به اشباع برود و یا اینکه سیگنالی در خروجی مشاهده نشود. برای حل این مشکل، ولوم قرار داده شده روی بیس ترانزیستور را به آرامی تغییر داده تا سیگنال خروجی بدون برش ظاهر شود. اگر با این عمل موفق به تولید سیگنال مطلوب نشدید پروب +12 ولت وارد شده به ماژول را قطع کرده و به تغذیه متغیر مثبت 0 تا +15 ولت وصل نمایید و با تغییر ولتاژ تغذیه، سیگنال مطلوب را در خروجی تولید نمایید.

به دلیل تبعیت فرکانس خروجی از مقدار سلف و خازن در تمامی مراحل تنظیمات، فرکانس ثابت باقی خواهد ماند.


جدول ۱-۱

فرکانس محاسبه شده	فرکانس اندازه گیری شده	شکل موج
1MHz	980KHz	

جدول ۲-۱

فرکانس محاسبه شده	فرکانس اندازه گیری شده	شکل موج
7MHz	6.8MHz	

آزمایش ۱-۲: اسیلاتور هارتلی



شکل ۱-۸

مراحل انجام آزمایش:

۱- مدار اسیلاتور هارتلی که روی ماژول RN-E802 قرار دارد را مشاهده و جامپرهای ۱ و ۳ قرار دهید تا سلف های

$L_1 = 68\mu H$ و $L_2 = 2.7\mu H$ و خازن $C_3 = 100PF$ انتخاب گردند.

۲- ورودی عمودی اسیلوسکوپ را در وضعیت AC قرار داده و به خروجی اسیلاتور هارتلی متصل نمایید.

شکل موج و فرکانس خروجی را مشاهده و در جدول ۱-۲ ثبت کنید. اگر عملکرد مدار نامناسب است.


۳- با استفاده از فرمول $f = \frac{1}{2\pi\sqrt{C(L_2+L_1)}}$ فرکانس موج خروجی را محاسبه و در جدول ۱-۲ ثبت کنید.

۴- این بار جامپرهای ۱ و ۲ را در وضعیت ۴ قرار دهید تا خازن C_3 با C_4 (۱۵۰ pf) و L_1 با L_3 (۴۷μH) و L_2 با L_4 (۴۷۰ μH)


عوض شود مراحل ۲ و ۳ را تکرار کنید.

نکته: به دلیل استفاده از یک نوع مدار بایاس برای دو مدار تانک قسمتی از موج ممکن است به اشباع برود و یا اینکه سیگنالی در خروجی مشاهده نشود. برای حل این مشکل، ولوم قرار داده شده روی بیس ترانزیستور را به آرامی تغییر داده تا سیگنال خروجی بدون برش ظاهر شود. اگر با این عمل موفق به تولید سیگنال مطلوب نشدید پروب +12 ولت وارد شده به مازول را قطع کرده و به تغذیه متغیر مثبت 0 تا +15 ولت وصل نمایید و با تغییر ولتاژ تغذیه، سیگنال مطلوب را در خروجی تولید نمایید. به دلیل تبعیت فرکانس خروجی از مقدار سلف و خازن در تمامی مراحل تنظیمات، فرکانس ثابت باقی خواهد ماند.

جدول ۱-۳

فرکانس محاسبه شده	فرکانس اندازه گیری شده	شکل موج
1.82MHz	1.26MHz	

جدول ۱-۴

فرکانس محاسبه شده	فرکانس اندازه گیری شده	شکل موج
571KHz	450KHz	

فصل دوم

فیلتر های درجه دوم

اهداف :

- بررسی مشخصات و ویژگی های فیلترهای مخابراتی
- بررسی مزایای فیلتر های فعال
- نمونه سازی فیلتر درجه دوم با استفاده از مدارهای انتگرال گیر

مقدمه

فیلتر، مداری است که در تمام سیستم‌های مخابراتی به منظور عبور باند فرکانس مشخص و تضعیف باندهای فرکانسی ناخواسته کاربرد فراوان دارد.

فیلترها عموماً بر طبق رنج عملیات فیلترینگ، پاسخ به فرکانس در باند عبور و قطعات به کار رفته در مدار، در کلاس‌های متفاوت طبقه بندی می‌شوند.

بر طبق رنج عملیات فیلترینگ، فیلترها به ۴ نوع پایین گذر (Low pass filter)، بالا گذر (High pass filter)، میان گذر (Band pass filter) و میان نگذر (band reject filter) طبقه بندی می‌شوند.

بر طبق قطعات به کار رفته در مدار نیز به دو نوع active (فعال) و passive (غیر فعال) طبقه بندی می‌شوند.

فیلترهای passive یا غیر فعال مدارهایی هستند که شامل قطعات غیر فعال نظیر مقاومت، خازن و سلف می‌باشند که به طور گوناگون برای عبور باند فرکانسی خاص و جلوگیری از عبور باندهای دیگر به هم متصل می‌شوند. فیلترهای active یا فعال که در این آزمایش به طور کامل مورد بررسی قرار خواهند گرفت، تشکیل شده از قطعات فعال نظیر ترانزیستور یا OPAMP و قطعات غیر فعال نظیر مقاومت، خازن و سلف می‌باشند.

فیلترها به طور وسیعی در صنایع مخابرات به کار گرفته می‌شوند. از جمله مزایای آنها به شرح زیر است:

۱- به دلیل وجود خاصیت سلفی در تابع تبدیل می‌توان مقاومت را به جای سلف جایگزین نمود.

۲- به دلیل وجود امپدانس ورودی بالا و امپدانس خروجی کم تقویت کننده عملیاتی در این مدارها به عنوان ایزوله کننده علاوه بر فیلترینگ فرکانس بسیار مفید می‌باشند.

۳- به دلیل وجود خاصیت تقویت کنندگی قطعات، فیلترهای فعال دارای گین نیز می‌باشند.

در این فصل به بررسی کامل فیلترهای فعال بالا گذر و پایین گذر می‌پردازیم:

فیلتر پایین گذر (Low Pass Filter)

فیلتر پایین گذر مداری الکترونیکی است که در خروجیش و ولتاژی با فرکانس صفر (dc) تا فرکانس قطع را دارا می باشد به محض اینکه فرکانس از فرکانس قطع بیشتر شود ولتاژ خروجی شروع به تضعیف شدن می نماید .


فرکانس قطع فرکانس 0.707 ، فرکانس 3db یا فرکانس گوشه نیز نامیده می شود. فرکانس قطع فرکانسی است که در آن ولتاژ خروجی به مقدار 0.707 ولتاژ باند عبور کاهش می یابد .

یک نمونه مدار فیلتر پایین گذر فعال در شکل ۱-۲ آمده است که این مدار عموماً به انتگرال گیر معکوس کننده و انتگرال گیر میلری نیز معروف است . تابع تبدیل این مدار را می توان از طریق رابطه زیر بیان نمود :

$$\frac{V_{\text{out}}(s)}{V_{\text{in}}(s)} = \frac{-\frac{1}{sC}}{R} = \frac{-\frac{1}{RC}}{s} = -\frac{\omega_0}{s}$$


$$\omega_0 = \frac{1}{RC}$$

شکل ۱-۲ انتگرال گیر میلری را نشان می دهد که یک فیلتر پایین گذر درجه اول فعال می باشد با اتصال دو انتگرال گیر و سپس معکوس کننده می توان به یک فیلتر پایین گذر درجه دوم فعال دست یافت .



شکل ۱-۲ . انتگرال گیر میلری

بلوک دیاگرام فیلتر پایین گذر از نوع فعال در شکل زیر رسم شده است .



شکل ۲-۲. بلوک دیاگرام یک فیلتر پایین گذر مرتبه دوم

این بلوک دیاگرام تشکیل شده است از : دو انتگرال گیر میلری ، یک معکوس کننده گین واحد و یک جمع کننده .

بنابر این تابع تبدیل برابر است با :

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{K\omega_0^2}{s^2 + \left(\frac{\omega_0}{Q}\right)s + \omega_0^2}$$

فرم عمومی تابع تبدیل فیلتر پایین گذر درجه دوم بدین گونه است .

شکل ۲-۳ مدار کاربردی فیلتر پایین گذر درجه دوم را نشان می دهد. در این مدار u_1 : وظیفه جمع کننده Adder و انتگرال گیر میلری اول را به عهده دارد .

در اینجا اگر $C_1 = C_2 = C$ و $R_4 = R_5 = R_6$ باشد تابع تبدیل برابر است با :

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{\frac{R_3}{R_1} \frac{1}{R_3 R_4 C^2}}{s^2 + \frac{1}{CR_2} s + \frac{1}{R_3 R_4 C^2}} = \frac{\frac{R_3}{R_1} \frac{1}{R_3 R_4 C^2}}{s^2 + \frac{\sqrt{R_3 R_4}}{R_2} \frac{1}{C\sqrt{R_4 R_3}} s + \frac{1}{R_3 R_4 C^2}}$$

با مقایسه بدست آمده از بلوک دیاگرام و رابطه بدست آمده در بالا مقادیر عملی K و ω_0 و Q بدست می آید :

$$K = \frac{R_3}{R_1}$$

$$\omega_0 = \frac{1}{C\sqrt{R_3R_4}}$$

$$Q = \frac{R_2}{\sqrt{R_3R_4}}$$


در مدار شکل ۲-۳ قطعات $U1: A, C_1, R_3, R_2, R_1$ تشکیل دهنده Adder و انتگرال گیر میلهری هستند.

نکته : Adder سیگنال ورودی را با سیگنال فیدبک شده از خروجی $U1: C$ جمع می کند .

ترکیب قطعات $U1: B, C_2, R_4$ تشکیل دهنده انتگرال گیر میلهری دوم و ترکیب قطعات $U1: C, R_6, R_5$ تشکیل دهنده

معکوس کننده گین واحد می باشد.


از آنجایی که این مدار به خوبی طراحی شده برای انجام Butterworth منحنی پاسخ در باند عبور کاملاً مسطح و بدون ریبیل می باشد.



شکل ۲-۳. مدار فیلتر پایین گذر مرتبه دوم

فیلتر بالا گذر (High Pass Filter)

پاسخ فرکانسی فیلتر های بالا گذر کاملاً متضاد پاسخ فرکانسی فیلتر های پایین گذر است . فیلتر های بالا گذر سیگنالهایی با فرکانس زیر فرکانس قطع را تضعیف می نمایند . بالاتر از فرکانس قطع همواره ولتاژ خروجی ثابت می باشد.




شکل ۲-۴ . بلوک دیاگرام فیلتر بالا گذر مرتبه دوم

شکل ۲-۴ بلوک دیاگرام فیلتر بالا گذر درجه دوم را که با دو انتگرال گیر میلی و یک تقویت کننده معکوس کننده و دو جمع کننده طراحی شده نشان می دهد. که تابع تبدیل مربوطه به صورت زیر می باشد.

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{-ks^2}{s^2 + \left(\frac{\omega_0}{Q}\right)s + \omega_0^2}$$

یک فیلتر بالا گذر مرتبه دوم در شکل ۲-۵ نشان داده شده است.



شکل ۲-۵ . مدار فیلتر بالا گذر مرتبه دو

با مقایسه‌ی دو شکل مشاهده می‌کنید که ، $U1:A$ وظیفه‌ی ترکیب جمع کننده اول و انتگرال گیر میلری و $U1:B$ وظیفه‌ی ترکیب جمع کننده دوم و تقویت کننده معکوس کننده با گین واحد را دارد . اگر

$$C_1 = C_2 = C$$

$$R_7 = R_6 = R_5$$

حال تابع تبدیل خواهد بود.

$$\frac{V_{out}(s)}{V_{in}(s)} = \frac{\frac{-R_5}{R_2} S^2 - \frac{R_5}{CR_2} \left(\frac{1}{R_3} - \frac{R_2}{R_1 R_4} \right)}{S^2 + \frac{1}{R_3 C} S + \frac{1}{R_4 R_5 C^2}}$$

و اگر

$$R_1 R_4 = R_2 R_3$$

سپس ،

$$\begin{aligned} \frac{V_{out}(s)}{V_{in}(s)} &= \frac{-\frac{R_5}{R_2} S^2}{S^2 + \frac{1}{R_3 C} S + \frac{1}{R_4 R_5 C^2}} \\ &= \frac{\frac{R_5}{R_2} S^2}{S^2 + \frac{\sqrt{R_4 R_5}}{R_3} \times \frac{1}{C \sqrt{R_4 R_5}} + \frac{1}{R_4 R_5 C^2}} \end{aligned}$$

با مقایسه‌ی معادله‌های ۲-۷ تا ۲-۹ بدست می‌آید.

$$K = \frac{R_5}{R_2}$$


$$\omega_0 = \frac{1}{C \sqrt{R_5 R_4}}$$

$$Q = \frac{R_3}{\sqrt{R_5 R_4}}$$

در مدار شکل ۲-۵ قطعات $U1:A$ و C_1, R_7, R_3, R_1 تشکیل دهنده انتگرال گیر اول هستند در اینجا جمع کننده به منظور جمع سیگنال ورودی و سیگنال خروجی از $U1:C$ بکار می رود. جمع کننده دوم از قطعات R_5, R_4, R_2 به همراه $U1:B$ به منظور جمع سیگنال ورودی با سیگنال خروجی از $U1:A$ بکاربرده شده است. همچنین قطعات $U1:C, C_2, R_6$ تشکیل دهنده انتگرال گیر دوم می باشند. از آنجایی که این مدار به خوبی طراحی شده برای Butterworth منحنی پاسخ در باند عبور کاملاً مسطح و بدون ریبیل می باشد.

همه ی مدار های بالا فیلتر های مرتبه دوم می باشند. OPAMP های بکار رفته در آزمایشهای ما از نوع LM348 می باشد که هر IC شامل ۴ عدد Opamp می باشد. در باند فرکانسی بالا به منظور دستیابی به فیلتری با مشخصات مطلوب تر می توان در همین مدار از LM318 به جای LM348 استفاده نمود. LM348 دارای بهره واحد و پهنای باند 15MHZ می باشد.

آزمایش ۱-۲: فیلتر پایین گذر مرتبه دوم




شکل ۶-۲

مراحل انجام آزمایش:

- ۱- مدار فیلتر پایین گذر مرتبه دوم را که در مازول RN-E802 قرار دارد مشاهده نمایید . جامپرها را در موقعیت‌های ۱ و ۲ قرار دهید تا $C1=C2=1nF$ قرار گیرند.
- ۲- یک موج سینوسی با دامنه‌ی $500mVp-p$ و فرکانس $10Hz$ به ورودی اعمال کنید. با استفاده از اسیلوسکوپ سیگنال خروجی را مشاهده و دامنه‌ی خروجی را در جدول ۲ - ۱ ثبت کنید .
- ۳- دامنه‌های خروجی را برای فرکانس‌های ورودی قرار داده شده در جدول ۲-۱ ثبت کنید .
- ۴- بهره ولتاژ را برای هر فرکانس ورودی محاسبه و در جدول ۲-۱ ثبت کنید .
- ۵- با استفاده از نتایج جدول ۲-۱ نمودار بد بهره ولتاژ را در شکل ۸-۲ رسم کنید .
- ۶- جامپرها را از موقعیت‌های ۱ و ۲ خارج کرده و سپس در موقعیت‌های ۳ و ۴ قرار دهید تا خازن‌های $C3=C4=10nF$ انتخاب شود .
- ۷- دامنه‌های خروجی را برای فرکانس‌های ورودی قرار داده شده در جدول ۲-۲ ثبت کنید .


۸- بهره ولتاژ را برای هر فرکانس ورودی محاسبه و در جدول ۲-۲ ثبت کنید .

۹- با استفاده از نتایج جدول ۲-۲ نمودار بد بهره ولتاژ را در شکل ۹-۲ رسم کنید .




b

a



d

c




e

شکل ۷-۲

جدول ۱-۲


Input Frequency(Hz)	10	100	1K	2K	5K	8K	10K	20K	50K	100K
Output Amplitude(V)	4.8	5	4.96	4.96	5.12	4.92	4.36	1.44	0.24	0.08
Voltage Gain(dB)	19.64	20	19.93	19.93	20.2	19.85	18.18	9.18	-	-



شکل ۸-۲


جدول ۲-۲

Input Frequency(Hz)	10	100	1k	2k	5k	8K	10K	20K	50K	100K
Output Amplitude(V)	5.04	5	3.48	1.42	0.26	0.11	0.07	0.03	0	0
Voltage Gain(dB)	20.06	20	16.85	9	-	-	-	-	-	-



شکل ۲-۹

آزمایش ۲-۲: فیلتر بالا گذر مرتبه دوم



شکل ۱۰-۲

مراحل انجام آزمایش:

- ۱- مدار فیلتر بالا گذر مرتبه دوم را روی مازول RN-E802 مشاهده نمایید. جامپرهای ۱ و ۲ قرار دهید تا خازنهای $C_1=C_2=47\text{nf}$ انتخاب شود.
- ۲- یک موج سینوسی با دامنه 500mVp-p و فرکانس 10Hz به ورودی اعمال کنید. با استفاده از اسیلوسکوپ سیگنال خروجی را مشاهده و دامنه‌ی خروجی را در جدول ۲-۳ ثبت کنید.
- ۳- دامنه‌های خروجی را برای فرکانس‌های ورودی قرار داده شده در جدول ۲-۳ ثبت کنید.
- ۴- بهره ولتاژ را برای هر فرکانس ورودی محاسبه و در جدول ۲-۳ ثبت کنید.
- ۵- با استفاده از نتایج جدول ۲-۳ نمودار بد بهره ولتاژ را در شکل ۱۱-۲ رسم کنید.
- ۶- جامپرهای ۱ و ۲ خارج کرده و سپس آنها را در موقعیت‌های ۳ و ۴ قرار دهید تا خازنهای $C_3=C_4=15\text{nf}$ انتخاب گردد.
- ۷- یک موج سینوسی با دامنه 500mVp-p و فرکانس 10Hz به ورودی اعمال کنید. با استفاده از اسیلوسکوپ سیگنال خروجی را مشاهده و دامنه‌ی خروجی را در جدول ۲-۴ ثبت کنید.


۸- دامنه‌های خروجی را برای فرکانس‌های ورودی قرار داده شده در جدول ۲-۴ ثبت کنید .

۹- بهره ولتاژ را برای هر فرکانس ورودی محاسبه و در جدول ۲-۴ ثبت کنید.

۱۰- با استفاده از نتایج جدول ۲-۴ نمودار بد بهره ولتاژ را در شکل ۲-۱۲ رسم کنید .

جدول ۲-۳


Input Frequency(Hz)	10	100	1K	2K	5K	8K	10K	20K	50K	100K
Output Amplitude(V)	0	0	0.6	1.92	4.92	5	5	4.84	3.4	1.82
Voltage Gain(dB)										



شکل ۲-۱۱

جدول ۴-۲

Input Frequency (Hz)	10	100	1K	2K	5K	8K	10K	20K	50K	100K
Output Amplitude (V)	0	0	3.32	4.64	4.84	4.84	4.8	4.6	3.32	1.84
Voltage Gain (dB)										



شکل ۱۲-۲

فصل سوم


مدولاتور AM

اهداف :

- بررسی اساس و پایه ی مدولاسیون دامنه
- بررسی شکل موج و فرکانس طیف AM
- نحوه محاسبه در صد مدولاسیون
- طراحی یک نمونه مدولاسیون دامنه با استفاده از تراشه MC1496

مقدمه

مدولاسیون نوعی از پردازش سیگنال است به نحوی که اثر یک سیگنال با فرکانس کم در سیگنالی با فرکانس بالا (سیگنال حامل) وارد می‌شود. در مدولاسیون دامنه نیز این پردازش سیگنال به نحوی انجام می‌پذیرد که سیگنال حامل که یک سیگنال فرکانس بالا است به وسیله یک سیگنال فرکانس پایین که عموماً پیام می‌باشد مدوله می‌شود. همانطور که در شکل ۱-۳ نشان داده شده است در مدولاسیون دامنه، دامنه سیگنال حامل نسبت به دامنه سیگنال مدوله تغییر می‌کند.



شکل ۱-۳ موج های مدولاسیون دامنه

اگر سیگنال پیام دارای مولفه ی $A_M \cos(2\pi f_m T)$ و سیگنال حامل دارای مولفه ی $A_C \cos(2\pi f_c T)$ باشد سیگنال مدوله شده را می‌توان بدین گونه بیان کرد:

$$\begin{aligned} x_{AM}(t) &= [A_{DC} + A_m \cos(2\pi f_m t)] A_c \cos(2\pi f_c t) \\ &= A_{DC} [1 + m \cos(2\pi f_m t)] A_c \cos(2\pi f_c t) \\ &= A_{DC} A_c [1 + m \cos(2\pi f_m t)] A_c \cos(2\pi f_c t) \end{aligned}$$


در این روابط A_{DC} سطح ولتاژ DC و A_m دامنه سیگنال پیام و f_m فرکانس سیگنال پیام و f_c فرکانس سیگنال حامل و m شاخص مدولاسیون می باشد.

به بیان دیگر $X_{AM}(t)$ برابر است با :

$$X_{AM}(t) = \frac{1}{2} A_{DC} \{ \cos[2\pi(f_c + f_m)t] + \cos[2\pi(f_c - f_m)t] \} + A_{DC} A_c \cos(2\pi f_c t)$$

در این رابطه قسمت اول نشان دهنده سیگنال DSB و قسمت دوم رابطه نشان دهنده سیگنال حامل است . بر طبق این رابطه

می توانیم طیف فرکانسی سیگنال مدوله شده AM را مطابق شکل ۲-۳ رسم کنیم .



شکل ۲-۳ . طیف فرکانسی سیگنال AM

در مخابره سیگنال AM فرکانس حامل و دامنه سیگنال پیام همواره ثابت باقی می ماند . بنابراین تا زمانی که حامل ثابت است این سیگنال شامل هیچگونه پیام و یا اطلاعاتی نمی باشد.

بنابراین بازه ی مدولاسیون AM کم تر از بازه ی مدولاسیون DSB - SC می باشد اما دمدولاسیون AM به مراتب ساده تر از دمدولاسیون DSB-SC است .

m در معادله ، شاخص مدولاسیون نامیده می شود که یک پارامتر مهم محسوب می شود. وقتی m بصورت درصد بیان می شود معمولاً درصد مدولاسیون نامیده می شود .

$$m = \frac{\text{دامنه سیگنال مدوله}}{\text{سطح ولتاژ DC}} \times 100\% = \frac{A_m}{A_{DC}} \times 100\%$$

اندازه گیری سطح ولتاژ DC در مدارهای عملی عموماً مشکل است ، بنابراین درصد مدولاسیون عموماً از رابطه زیر محاسبه می شود.

$$m = \frac{E_{\max} - E_{\min}}{E_{\max} + E_{\min}} \times 100\%$$

$$E_{\max} = A_c + A_m$$

$$E_{\min} = A_c - A_m$$

E_{\max} و E_{\min} در شکل ۱-۳ نشان داده شده است .

بر طبق توضیحات ذکر شده در بالا سیگنال پیام شامل باندهای کناری است . در نتیجه هر چه باندهای کناری بزرگتر باشد راندمان بهتر به دست می آید. در مدارهای عملی m عموماً کوچکتر و یا مساوی یک است .

جدول ۱-۳ مقایسه خروجی مدولاتورهای DSB – SC , AM , Freq.Doubler را به ازای فرکانس های ورودی مختلف نشان می دهد .


جدول ۱-۳

خروجی مدولاتور بالانس شده	ورودی پیام	ورودی کریر	مدار
$2f_c$	f_c	f_c	Freq.Doubler
$f_c, f_c + f_m, f_c - f_m$	f_m	f_c	AM
$f_c + f_m, f_c - f_m$	f_m	f_c	DSB – SC

در این آزمایش به طراحی و ساخت یک نمونه مدولاتور AM با استفاده از تراشه MC1496 می پردازیم . بر اساس سیگنال ورودی با فرکانس های مختلف MC1496 را می توان به عنوان ضرب کننده فرکانس ، مدولاتور AM و یا مدولاتور DSB-SC به کار رود .


شکل ۳-۳ مدار داخلی تراشه MC1496 را نشان می دهد . در این مدار تقویت کننده تفاضلی Q_6 و Q_5 راه انداز تقویت کننده های تفاضلی Q_1, Q_2 و Q_3, Q_4 می باشد. منبع جریان ویدلار Q_7, Q_8 تأمین کننده جریان ثابت تقویت کننده تفاضلی Q_7, Q_8 می باشد. گین MC1496 را می توان از طریق اتصال مقاومتی خارجی بین پایه های ۲ و ۳ این تراشه کنترل کرد . به منظور

مدولاسیون AM سیگنال مدوله شونده می بایست به پایه های ۱ و ۴ وارد شود و سیگنال حامل به پایه های ۸ و ۱۰ اعمال می شود. جریان بایاس با اتصال پایه ی ۵ آ سی به یک مقاومت به منبع تغذیه تامین می شود.




شکل ۳-۳ مدار داخلی MC1496

شکل ۳-۴ مدار مدولاتور بکار رفته در این آزمایش را نشان می‌دهد. ورودی های سیگنال پیام و حامل به حالت Single-ended می‌باشد. سیگنال حامل از طریق پایه ۱ و سیگنال پیام از طریق پایه ۱۰ وارد MC1496 می‌شوند. گین کل مدار را R8 تعیین می‌کند. R9 مقدار جریان بایاس مدار داخلی IC را تعیین می‌کند. با تغییر ولوم V_{R1} مقدار دامنه سیگنال پیام تغییر کرده و در نتیجه با تغییرات این ولوم می‌توان در صد مدولاسیون را تغییر داد.




شکل ۳-۴ مدولاتور دامنه با MC1496



شکل ۳-۵

آزمایش ۳-۱: مدولاتور AM






شکل ۳-۶




مراحل انجام آزمایش:

- ۱- مدار مدولاتور AM که روی مازول RN-E803 قرار دارد را مشاهده نمایید. جامپرهای ۱ و ۳ را در مدار قرار دهید تا مقاومت های R8 برابر با 1K و R9 برابر با 6.8K در مدار قرار گیرد.
- ۲- یک موج سینوسی با فرکانس 1KHz و دامنه پیک تا پیک 250mV به ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 100KHz و دامنه پیک تا پیک 250mV به ورودی حامل یعنی IN1 اعمال نمایید.
- ۳- ورودی عمودی اسیلوسکوپ را به خروجی AM یعنی OUT متصل نمایید. شکل موج خروجی را مشاهده و ولوم VR1 را برای ضریب مدولاسیون 50% تنظیم نمایید و نتایج را در جدول ۳-۲ ثبت کنید.
- ۴- با استفاده از اسیلوسکوپ و اسپکتروم آنالایزر سیگنال خروجی و طیف فرکانس را مشاهده و در جدول ۳-۲ ثبت کنید.
- ۵- با استفاده از نتایج مراحل قبل و معادله درصد مدولاسیون سیگنال خروجی را محاسبه و در جدول ۳-۲ ثبت کنید.




- ۶- دامنه سیگنال آدیو را به مقادیر 200mV و 150mV تغییر داده و مراحل ۴ و ۵ را تکرار نمایید.
- ۷- حال یک موج سینوسی با فرکانس 1KHz و دامنه پیک تا پیک 150mV به ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 100KHz و دامنه پیک تا پیک 100mV به ورودی حامل یعنی IN1 اعمال نمایید.
- ۸- با استفاده از اسیلوسکوپ و اسپکتروم آنالایزر سیگنال خروجی و طیف فرکانس را مشاهده و در جدول ۳-۳ ثبت کنید.
- ۹- با استفاده از نتایج مراحل قبل و معادله و درصد مدولاسیون سیگنال خروجی را محاسبه و در جدول ۳-۳ ثبت کنید.
- ۱۰- مراحل ۹ تا ۱۱ را به ازای دامنه‌های حامل 200mV و 300mV تکرار کنید.
- ۱۱- با استفاده از نتایج مراحل قبل و معادله، درصد مدولاسیون سیگنال خروجی را محاسبه و در جدول ۳-۳ ثبت کنید.
- ۱۲- یک موج سینوسی با فرکانس 3KHz و دامنه پیک تا پیک 150mV به ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 100KHz و دامنه پیک تا پیک 250mV به ورودی حامل یعنی IN1 اعمال نمایید.
- ۱۳- با استفاده از اسیلوسکوپ و اسپکتروم آنالایزر سیگنال خروجی و طیف فرکانس را مشاهده و در جدول ۳-۴ ثبت کنید.
- ۱۴- با استفاده از نتایج بالا و معادله درصد مدولاسیون سیگنال خروجی را محاسبه و در جدول ۳-۴ ثبت کنید.
- ۱۵- مراحل ۱۳ و ۱۴ را برای سیگنال آدیو با فرکانس 2KHz و 1KHz تکرار کنید.
- ۱۶- یک موج سینوسی با فرکانس 2KHz و دامنه پیک تا پیک 150mV به ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 500KHz و دامنه پیک تا پیک 250mV به ورودی حامل یعنی IN1 اعمال نمایید.
- نکته: در این مرحله به منظور اعمال سیگنال حامل میبایست از سیگنال ژنراتور خارجی استفاده نمایید.
- ۱۷- با استفاده از اسیلوسکوپ و اسپکتروم آنالایزر سیگنال خروجی و طیف فرکانس را مشاهده و در جدول ۳-۵ ثبت کنید.
- ۱۸- با استفاده از نتایج بالا و معادله درصد مدولاسیون سیگنال خروجی را محاسبه و در جدول ۳-۵ ثبت کنید.




جدول ۲-۳

دامنه سیگنال	درصد مدولاسیون	شکل موج
50%	50%	 <p>سیگنال خروجی</p>
50%	50%	 <p>طیف فرکانس</p>
46%	46%	 <p>سیگنال خروجی</p>




46%	46%	 <p>طیف فرکانس</p>
35%	35%	 <p>سیگنال خروجی</p>
35%	35%	 <p>طیف فرکانس</p>




جدول ۳-۳

دامنه سیگنال	درصد مدولاسیون	شکل موج
100mV	28%	 <p>سیگنال خروجی</p>
100mV	28%	 <p>طیف فرکانس</p>
200mV	31%	 <p>سیگنال خروجی</p>


200mV	31%	 <p>طیف فرکانس</p>
300mV	33%	 <p>سیگنال خروجی</p>
300mV	33%	 <p>طیف فرکانس</p>

جدول ۳-۴

فرکانس سیگنال	درصد مدولاسیون	شکل موج
3KHz	92%	 <p>سیگنال خروجی</p>
3KHz	92%	 <p>طیف فرکانس</p>
2KHz	63%	 <p>سیگنال خروجی</p>

2KHz	63%	 <p>طیف فرکانس</p>
1KHz	34%	 <p>سیگنال خروجی</p>
1KHz	34%	 <p>طیف فرکانس</p>

جدول ۳-۵

فرکانس سیگنال حامل	درصد مدولاسیون	شکل موج
500KHz	59%	
500KHz	59%	

فصل چهارم


دمدولاتور AM

اهداف :

- بررسی اساس و پایه ی دمدولاسیون دامنه
- پیاده سازی یک نمونه دمدولاتور AM به کمک دیود
- پیاده سازی یک نمونه دمدولاسیون دامنه به کمک تراشه MC1496

مقدمه

دمدولاسیون عملی است متضاد مدولاسیون، همانطور که در فصل سوم توضیح داده شد سیگنال مدوله AM نتیجه تغییرات دامنه سیگنال فرکانس بالای کریر نسبت به دامنه سیگنال فرکانس پایین پیام است. به منظور دستیابی به سیگنال پیام وارد شده در فرستنده می بایست سیگنال مدوله شده AM در گیرنده استخراج شود. به این عمل در گیرنده دمدولاسیون یا آشکار سازی گفته می شود. به شکل ۱-۴ توجه کنید :



شکل ۱-۴ نمایش یک دمدولاسیون دامنه


عموماً دو نوع آشکار سازی در گیرنده انجام می پذیرد :

۱- آشکار سازی سنکرون

۲- آشکار سازی آسنکرون

• آشکار سازی دیودی :


از آنجاییکه یک سیگنال مدوله شده AM سیگنالی است که دامنه کریر با دامنه پیام تغییر می کند، یک مدولاتور برای جداسازی سیگنال پیام از سیگنال AM به کار می رود. بلوک دیاگرام آشکار ساز دیودی در شکل ۲-۴ نشان داده شده است که نوعی آشکار سازی آسنکرون است.



شکل ۲-۴

سیگنال مدوله شده AM همانطور که گفته شده است شامل دو نیم سیگنال مثبت و منفی است که به ورودی یکسو ساز وارد می شود . سیگنال خارج شده از یکسو ساز شامل نیم سیکل مدوله AM با یک سطح dc است که به یک فیلتر پایین گذر وارد می شود در خروجی فیلتر سیگنال پیام وارد شده به مدولاتور با یک سطح dc استخراج می شود که تنها تفاوت آن با سیگنال پیام اصلی داشتن سطح dc است که بلوک آخر سطح DC ناخواسته را حذف کرده و بدین ترتیب در خروجی دمدولاتور سیگنال پیام اصلی وارد شده به فرستنده استخراج می گردد .

شکل ۳-۴ یک نمونه مدار عملی آشکار ساز دیودی را نشان می دهد .




شکل ۳-۴

مقاومت های R_1 ، R_2 ، R_3 و R_4 به همراه OPAMP های U_1 و U_2 تشکیل دو طبقه معکوس کننده را می دهند این دو تقویت کننده تامین کننده گین به منظور تقویت سیگنال AM هستند. سیگنال تقویت شده AM توسط دیود D یکسو شده و به فیلتر پایین گذر که شامل قطعات C_2 ، C_3 و R_5 است وارد می شود. سیگنال خارج شده از فیلتر پوش مثبت با یک سطح ولتاژ DC می باشد که این سطح ولتاژ توسط خازن C_4 حذف شده و سیگنال پیام از سیگنال مدوله AM استخراج می گردد .

دمدولاسیون AM با استفاده از تراشه MC1496

نوعی از آشکار سازی AM با مدولاتور بالانس شده ی AM بدست می آید . به این آشکار سازی سنکرون گفته می شود در اینجا برای آشکار سازی سنکرون از تراشه MC1496 استفاده می شود که مدار داخلی آن و شرح عملکرد قطعات درون آی سی بطور کامل در فصل سوم توضیح داده شده است و در شکل ۴-۴ مدار داخلی این آی سی نشان داده شده است .



شکل ۴-۴ مدار داخلی MC1496

اگر سیگنال مدوله AM یعنی $X_{AM}(t)$ و سیگنال کریر یعنی $X_c(t)$ بدین گونه بیان شود :

$$x_{AM}(t) = V_{DC}[1 + m \cos(2\pi f_m t)][V_c \cos(2\pi f_c t)]$$

$$x_c(t) = V_c \cos(2\pi f_c t)$$

اگر این دو سیگنال به ورودی دمدولاتور وارد شود در خروجی دمدولاتور خواهیم داشت :

$$x_{out}(t) = kx_c(t) \times x_{AM}(t)$$


$$= k V_{DC} V_C^2 [1 + m \cos(2\pi f_m t)] \cos^2(2\pi f_c t)$$

$$= \frac{KV_{DC} V_C^2}{2} + \frac{KV_{DC} V_C^2}{2} m \cos(2\pi f_m t) + \frac{KV_{DC} V_C^2}{2} [1 + m \cos(2\pi f_m t)] \cos[2(2\pi f_c t)]$$

در این رابطه K گین دمدولاتور بالانس شده است . قسمت اول سمت راست معادله بیان گر سطح ولتاژ DC ، قسمت دوم رابطه بیانگر سیگنال مدوله شونده در ورودی فرستنده و قسمت سوم رابطه بیانگر هارمونیک مرتبه ی دوم سیگنال است .

برای بدست آوردن سیگنال مدوله شونده (پیام) می بایست این سیگنال از $x_{out}(t)$ استخراج شود .

شکل ۴-۵ مدار عملی آشکار ساز سنکرون AM را نشان می دهد:



شکل ۴-۵ مدار آشکار ساز تولیدی

ولوم VR_1 سطح ولتاژ سیگنال کریر در ورودی را کنترل می‌کند. سیگنال خروجی تراشه MC1496 که روی پایه ۱۲ است طبق رابطه $x_{out}(t)$ بیان شده است. این سیگنال وارد فیلتر پایین گذر که شامل قطعات R_9, C_9, C_7 است وارد می‌شود و قسمت سوم رابطه یعنی هارمونیک دوم سیگنال را فیلتر می‌کند. قسمت اول رابطه بیانگر وجود سطح ولتاژ DC است که از سیگنال AM توسط خازن C_{10} حذف می‌شود. سیگنال خارج شده از دمدولاتور از رابطه زیر تبعیت می‌کند:


$$x_{out}(t) = \frac{kV_{DC}V_C^2}{2} m \cos(2\pi f_m t)$$

این رابطه در اصل بیانگر سیگنال پیام است.

در یک نتیجه گیری کلی می‌توان گفت آشکار ساز دیودی از نوع آسنکرون است و از آشکار ساز سنکرون ساده تر است اما کیفیت آن نسبت به سنکرون پایین تر است. مدار آشکار ساز ساخته شده با آی سی MC1496 یک آشکار ساز سنکرون می‌باشد که کیفیت آن بسیار خوب می‌باشد ولی بسیار پیچیده می‌باشد و سیگنال کریر باید دقیقاً با سیگنال AM دریافتی در گیرنده همزمان باشد.

از معایب آشکار ساز سنکرون پیچیدگی آن وجود حامل کاملاً مشابه با حامل وارد شده در فرستنده است.

آزمایش ۴-۱: آشکار ساز دیودی (دمدولاتور آسنکرون)



شکل ۴-۶

مراحل آزمایش:

نکته: در این آزمایش سیگنال AM مورد نیاز، از خروجی مدار مدولاتور AM که در آزمایش قبلی به آن پرداختیم، تأمین می‌شود. (مدار شکل ۴-۳)

۱- به ورودی مدولاتور روی ماژول RN-E803 یک موج سینوسی با فرکانس 1KHz و دامنه پیک تا پیک 250mV به ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 200KHz و دامنه پیک تا پیک 250mV به ورودی حامل یعنی IN1 اعمال نمایید.

۲- ولوم VR1 موجود در مدولاتور AM را طوری تنظیم کنید که حداکثر دامنه را در خروجی مدولاتور داشته باشیم.

۳- سیگنال خروجی مدوله شده را به ورودی دمدولاتور آسنکرون موجود در قسمت وسط ماژول RN-E803 یعنی IN متصل نمایید.







۴- ورودی یکی از کانال‌های اسیلوسکوپ را در کوپلینگ DC قرار دهید، سپس ورودی و خروجی دمدولاتور را مشاهده و در جدول ۴-۱ ثبت نمایید.

۵- فرکانس سیگنال خروجی دمدولاتور را با فرکانس ورودی سیگنال آدیو به مدولاتور مقایسه نمایید.


جواب: فرکانس می‌بایست یکسان باشد.

۶- فرکانس سیگنال آدیو را طبق جدول به مقادیر 1.5KHz و 2KHz تغییر داده و مراحل ۴ و ۵ را تکرار نمایید.

جدول ۴-۱

فرکانس سیگنال	شکل موج ورودی مدوله شده	شکل موج خروجی دمدوله شده
1KHz		
1.5KHz		
2KHz		

آزمایش ۲-۴: دمدولاتور سنکرون



شکل ۷-۴

مراحل آزمایش:

نکته: در این آزمایش سیگنال AM مورد نیاز، از خروجی مدار مدولاتور AM که در آزمایش قبلی به آن پرداختیم، تأمین می‌شود.

(مدار شکل ۳-۴)

۱- به ورودی مدولاتور روی ماژول RN-E803 یک موج سینوسی با فرکانس 3KHz و دامنه پیک تا پیک 150mV به

ورودی آدیو یعنی IN2 و یک موج سینوسی با فرکانس 500KHz و دامنه پیک تا پیک 250mV به ورودی حامل

یعنی IN1 اعمال نمایید.

۲- ولوم VR1 موجود در مدولاتور را طوری تنظیم کنید تا درصد مدولاسیون به 50% برسد.

۳- خروجی مدولاتور را به ورودی دمدولاتور سنکرون یعنی IN2 متصل و سپس سیگنال حامل اعمال شده به مدولاتور را

مستقیماً به ورودی IN1 دمدولاتور نیز اعمال نمایید.

۴- یکی از کانال‌های اسیلوسکوپ را در وضعیت DC قرار داده، سپس سیگنال‌های ورودی و خروجی دمدولاتور سنکرون

را با استفاده از اسیلوسکوپ مشاهده و در جدول ۲-۴ ثبت نمایید.

نکته: به منظور بازیابی مطلوب سیگنال آدیو در خروجی دمدولاتور ، می بایست ولوم های VR1 و VR2 قرار داده شده در قسمت دمدولاتور را به آرامی تنظیم نمایید.







۵- فرکانس سیگنال آدیو را به مقادیر 2KHz و 1KHz تغییر داده و مرحله ۴ را تکرار نمایید.

۶- فرکانس سیگنال حامل را به مقادیر 1MHz ، 1.5MHz و 2MHz تغییر داده و با مقایسه نتایج با فرکانس حامل







500KHz نتایج را در جدول ۳-۴ ثبت نمایید.

نکته: در تمامی مراحل دمدولاسیون، می بایست درصد مدولاسیون روی 50% تنظیم شده باشد .

جدول ۲-۴

فرکانس سیگنال	شکل موج ورودی مدوله شده	شکل موج خروجی دمدوله شده
1KHz		
2KHz		
3KHz		

جدول ۳-۴

فرکانس سیگنال حامل	شکل موج ورودی مدوله شده	شکل موج خروجی دمدوله شده
1MHz		
2MHz		
3MHz		

فصل پنجم

مدولاتورهای DSB-SC و SSB


اهداف :

- ۱- بررسی چگونگی تولید سیگنال مدوله DSB – SC و SSB
- ۲- نحوه تنظیم و تست مدولاتورهای DSB – SC و SSB

مقدمه

اساس و پایه مدولاتورهای SSB و DSB – SC شباهت زیادی به مدولاتور AM که در فصل سوم توضیح داده شده است دارد. مدار

شکل ۵-۱ یک نمونه مدار کاربردی از مدولاتور SSB و DSB-SC می باشد که ما در این آزمایش از آن استفاده می کنیم :



شكل ٥-١. مدار، مدولاتور، DSB-SC

مدار بالانس تشکیل شده است از VR_1 که نقش کنترل عملکرد MC1496 در شرایط بالانس را دارد. با تنظیم مناسب این ولوم می‌توان اطمینان پیدا کرد که مدولاتور در حالت بالانس کار می‌کند.

تفاوت اصلی ما بین سیگنال مدوله AM و سیگنال مدوله DSB - SC حذف حامل در مدولاتور DSB - SC است . به منظور بدست آوردن پیش نیاز های مورد نظر برای حذف حامل ، میبایست در ابتدا سیگنال پیام ورودی به زمین متصل شود . سپس خروجی MC1496 چک شود که مطمئن شویم حامل در خروجی وجود ندارد . این کار با تنظیم دقیق VR_1 میسر است . اگر این کار به درستی انجام شود و مجدداً سیگنال پیام به ورودی متصل شود ، در خروجی مدولاتور دو باند کناری بالا و پایین بدون وجود حامل ظاهر می شود .

سطح ولتاژ سیگنال حامل پارامتر مهمی در این نوع مدولاتور است ، چرا که در حذف حامل تأثیر بسزایی دارد . اگر دامنه سیگنال حامل بسیار کم باشد تقویت کننده نمی‌تواند آن را در حد مطلوب تقویت کند و بالعکس اگر دامنه آن زیاد باشد در خروجی حذف حامل اتفاق می‌افتد .

عموماً سیگنال حامل در مدولاتور DSB – SC در فرکانس 500KHZ میبایست ما بین $0.2V_{p-p}$ تا $0.8V_{p-p}$ باشد . که این مقدار مطلوب ورودی می باشد. طیف فرکانسی سیگنال AM در شکل ۵-۲ a نشان داده شده است . در این شکل f_{mh} حد بالای فرکانس سیگنال پیام و f_{ml} حد پایین فرکانس سیگنال پیام می باشد.

اگر توسط این سیگنال پیام، دامنه سیگنال حامل سینوسی را مدوله کنیم طیف فرکانسی سیگنال AM (شکل ۵-۲ b) بدست می آید. طیف فرکانسی سیگنال AM دارای سه مولفه زیر می باشد:

۱. فرکانس حامل f_c

۲. باند کناری بالا با بزرگترین فرکانس $(f_c + f_{mh})$

۳. باند کناری پایین با پایین ترین فرکانس $(f_c + f_{ml})$

اگر سیگنال مدوله دامنه شامل دو باند کناری باشد به آن DSB گفته می شود . اگر سیگنال حامل توسط مدولاتور بالانس حذف شود بطوری که هیچ سیگنال حاملی در خروجی مدولاتور وجود نداشته باشد سیگنال مانند شکل ۵-۲ c سیگنال مدوله DSB – SC می باشد. این دو باند کناری شامل سیگنال پیام یکسانی در زمان ارسال می باشند که گیرنده از سیگنال های باند کناری سیگنال پیام را توسط تکنیک دمدولاسیون استخراج می کند . این بدین معناست که اگر فقط یک باند کناری نیز وجود داشته باشد گیرنده می تواند سیگنال پیام را استخراج کند . که به این نوع مدولاسیون SSB گفته می شود.

شکل 5-2d سیگنال مدوله SSB (تک باند) را نشان می دهد.

روابط زیر بیانگر ورودی های پیام و حامل و خروجی است :


$$A_m \cos 2\pi f_m t$$

$$A_c \cos 2\pi f_c t$$


$$V_o(t) = k(A_m \cos 2\pi f_m t)(A_c \cos 2\pi f_c t) =$$

$$\frac{kA_m A_c}{2} [\cos 2\pi (f_m + f_c)t + \cos 2\pi (f_m - f_c)t]$$


که در این رابطه K گین مدولاتور، $f_c + f_m$ و $f_c - f_m$ نشانگر باندهای کناری پایین و بالا می باشد.




شکل ۵-۲ a. طیف فرکانسی سیگنال پیام



شکل ۵-۲ b. طیف فرکانسی سیگنال AM



شکل ۵-۲ c. طیف فرکانسی سیگنال DSB-SC




شکل ۵-۲. طیف فرکانسی سیگنال SSB

در شکل ۵-۱، Q_1 و Q_2 که به صورت درین مشترک در مدار قرار گرفته اند به عنوان بافر عمل می کنند این بافر دارای امپدانس ورودی بالا و امپدانس خروجی پایین می باشد.


خازن های C_1, C_2, C_4, C_5, C_8 سیگنال dc را حذف و سیگنال ac را عبور می دهند.

مقاومت R_{11} برای تنظیم گین مدولاتور بالانس شده بکار می رود و همچنین مقاومت R_{12} وظیفه کنترل جریان بایاس را به عهده دارد. مقاومت های R_1, R_2, R_{13}, R_{14} وظیفه فراهم کردن بایاس dc مدار بر عهده دارند. مقاومت های R_5 و R_{10} برای کنترل AGC بکار می روند. خازن های C_3, C_6, C_7 خازن های بایاس هستند که سیگنال نویز را حذف می کنند. VR_1 وظیفه بالانس کردن، تنظیم نقطه کار مطلوب، کاهش اغتشاشات و معین کردن نوع سیگنال خروجی را بر عهده دارد.

برای تولید کردن سیگنال مدوله شده SSB از DSB-SC یک فیلتر پایین گذر یا بالا گذر برای فیلتر کردن باند کناری بکار می رود متأسفانه انجام دادن این کار با فیلتر درجه یک یا درجه دو (فیلتر پایین گذر یا بالا گذر) بسیار مشکل می باشد چرا که این دو طیف بسیار نزدیک به هم می باشند یک راه حل خوب برای این مشکل استفاده از فیلتر های سرامیک و کریستال می باشد برای مثال ما در مدار آزمایشی نشان داده شده در شکل ۵-۳ از FFD455 که یک فیلتر میان گذر سرامیکی است استفاده کرده ایم تا باند فرکانسی کناری بالا را عبور دهیم.




شکل ۵-۳. مدار مدولاتور SSB



شکل ۵-۴

آزمایش ۵-۱ : مدولاتور DSB-SC



شکل ۵-۵

مراحل آزمایش :

۱- در مدار مدولاتور DSB - SC که روی ماژول RN - E804 قرار دارد ، جامپر های ۱ و ۳ را قرار دهید تا مقاومت های $R_{12} = 6.8K\Omega$ و $R_{11} = 270 \Omega$ انتخاب شود.

۲- مدار سورس مشترک را تست کنید تا از بایاس شدن FET ها اطمینان حاصل نمایید. ورودی عمودی اسیلوسکوپ را در حالت AC قرار داده و خروجی سورس را مشاهده نمایید. سپس جامپرهای ۵ و ۶ را در مدار قرار دهید.

۳- ولوم V_{R1} را در حد وسط قرار دهید.

۴- ورودی سیگنال پیام را به زمین متصل کنید و یک موج سینوسی با دامنه $500mV$ پیک تا پیک و فرکانس $500KHz$ به ورودی حامل اعمال کنید. V_{R1} را با دقت تنظیم کنید به طوری که دامنه سیگنال خروجی صفر یا مینیمم مقدار شود.

۵- یک موج سینوسی با دامنه $300mV$ پیک تا پیک و فرکانس $1KHz$ به ورودی پیام اعمال نمایید و دامنه حامل را به $300mV$ پیک تا پیک برسانید.

۶- با استفاده از اسیلوسکوپ شکل موج قسمت های مختلف خواسته شده در جدول ۵-۱ را اندازه گیری و ثبت کنید.





۷- با استفاده از اسپکتروم آنالیز طیف فرکانس خروجی را مشاهده و در جدول ۵-۱ ثبت کنید.

۸- دامنه سیگنال پیام را به $600mV$ پیک تا پیک برسانید. شکل موج های قسمت های مختلف مدار را که در





جدول ۵-۲ خواسته شده اندازه گیری و ثبت کنید. (با استفاده از اسیلوسکوپ)

- ۹- با استفاده از اسپکترم آنالیز طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۲ ثبت کنید.
- ۱۰- دامنه‌ی سیگنال حامل را به 600mV پیک تا پیک تغییر دهید. شکل موج‌های خواسته شده در جدول ۵-۳ را با استفاده از اسیلوسکوپ مشاهده و ثبت کنید.
- ۱۱- با استفاده از اسپکترم آنالیز طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۳ ثبت کنید.
- ۱۲- دامنه پیام را به 300mV_{p-p} و فرکانس را به 2KHz تغییر دهید و دامنه‌ی حامل را به 300mV_{p-p} و فرکانس را به 1MHz تغییر دهید با استفاده از اسیلوسکوپ شکل موج‌های خواسته شده در جدول ۵-۴ را مشاهده و ثبت کنید.
- ۱۳- با استفاده از اسپکترم آنالیز طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۴ ثبت کنید.
- ۱۴- جامپر قرار گرفته در موقعیت ۱ را به موقعیت ۲ تغییر مکان داده تا مقاومت R_{15} (330Ω) انتخاب گردد. دامنه‌ی سیگنال پیام را به 600mV پیک تا پیک و فرکانسش را به 1KHz تغییر داده و دامنه حامل را به 600mV و فرکانسش را به 500KHz تغییر دهید. وضعیت R_1 را تغییر ندهید. با استفاده از اسیلوسکوپ شکل موج‌های خواسته شده در جدول ۵-۵ را مشاهده و ثبت کنید.
- ۱۵- با استفاده از اسپکترم آنالیز طیف فرکانس سیگنال خروجی مدار را مشاهده و در جدول ۵-۵ ثبت کنید.
- ۱۶- جامپر ۳ را از مدار خارج کرده و در موقعیت ۴ قرار دهید تا مقاومت R_{16} ($10\text{k}\Omega$) انتخاب گردد با استفاده از اسیلوسکوپ شکل موج‌های خواسته شده در جدول ۵-۶ را اندازه‌گیری و ثبت کنید.
- ۱۷- با استفاده از اسپکترم آنالیز طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۶ ثبت کنید.





جدول ۱-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	





جدول ۲-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	





جدول ۳-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	





جدول ۴-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	


جدول ۵-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	

جدول ۵-۶

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	

آزمایش ۵-۲ : مدولاتور SSB



شکل ۵-۶

مراحل انجام آزمایش :

۱- در مدار مدولاتور SSB که در قسمت وسط ماژول RN - E804 قرار دارد ، جامپر ۲ را که فیلتر سرامیکی بای پس را وارد مدار می کند وصل کنید.

۲- مدار سورس مشترک را تست کنید تا از بایاس شدن FET ها مطمئن شوید. ورودی افقی اسیلوسکوپ را روی AC قرار دهید. سیگنال خروجی سورس و سیگنال ورودی را مشاهده کنید و از برابر بودن این دو سیگنال مطمئن شوید.

نکته : دامنه خروجی کمی کمتر از دامنه ی ورودی است .

پس از انجام اینکار جامپرهای ۳ و ۴ را در مدار قرار دهید.

۳- ولوم V_{R1} را در موقعیت وسط قرار دهید .

۴- ورودی پیام را به زمین متصل نمایید و یک موج سینوسی با دامنه‌ی 500mV پیک تا پیک و فرکانس در محدوده‌ی $455 - 460\text{ KHz}$ به ورودی حامل اعمال نمایید. ولوم V_{R1} را با دقت طوری تنظیم کنید که حداقل دامنه و یا دامنه صفر را در خروجی داشته باشیم. جامپر را از موقعیت ۲ خارج کرده و در موقعیت ۱ قرار دهید.

۵- سیگنال پیام را از زمین جدا کرده و به ورودی پیام یک موج سینوسی با دامنه 300mV و فرکانس 1KHz اعمال نمایید.

۶- با استفاده از اسیلوسکوپ شکل موج‌های خواسته شده در جدول ۷-۵ را اندازه‌گیری و ثبت کنید.

۷- با استفاده از اسپکتروم آنالایزر طیف فرکانس سیگنال خروجی را مشاهده و ثبت کنید.

۸- دامنه‌ی پیام را به 600mV برسانید و شکل موج‌های خواسته شده در جدول ۵-۸ را توسط اسیلوسکوپ اندازه‌گیری و ثبت کنید.

۹- با استفاده از اسپکتروم آنالایزر طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۸ ثبت کنید.





۱۰- دامنه‌ی حامل را به 600mV تغییر دهید و شکل موج‌های خواسته شده در جدول ۵-۹ را با استفاده از اسیلوسکوپ مشاهده و ثبت کنید.

۱۱- با استفاده از اسپکتروم آنالایزر طیف فرکانس سیگنال خروجی مدار را مشاهده و ثبت کنید.





۱۲- دامنه‌ی سیگنال پیام به 300mV پیک تا پیک و فرکانس 1KHz تغییر دهید و دامنه‌ی حامل را به 300mV برسانید و با استفاده از اسیلوسکوپ شکل موج‌های خواسته شده در جدول ۵-۱۰ را مشاهده و ثبت کنید.

۱۳- با استفاده از اسپکتروم آنالایزر طیف فرکانس سیگنال خروجی را مشاهده و در جدول ۵-۱۰ ثبت کنید.





جدول ۷-۵

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	





جدول ۵-۸

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	

جدول ۵-۹

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	

جدول ۵-۱۰

سیگنال پیام	
سیگنال حامل	
سیگنال مدوله شده	
طیف فرکانس	

فصل ششم


دمدولاتور DSB-SC و SSB

اهداف:

- دمدولاسیون سیگنال های DSB-SC و SSB با استفاده از آشکار ساز MC1496
- طراحی و ساخت یک نمونه دمدولاتور مبتنی بر MC1496


مقدمه

در این فصل می خواهیم با استفاده از تراشه MC1496 یک مدولاتور سیگنال های DSB-SC و SSB طراحی نماییم. در ابتدا به تشریح مدار داخلی این تراشه می پردازیم. شکل ۶-۱ مدار داخلی تراشه MC1496 را نشان می دهد. تقویت کننده تفاضلی Q_5 و Q_6 استفاده شده تا تقویت کننده های تفاضلی Q_1, Q_2 و Q_3, Q_4 را راه اندازی کند. منبع ، جریان ثابت Q_7 و Q_8 ، با یک جریان ثابت تقویت کننده تفاضلی Q_5 و Q_6 را تغذیه می کنند. بهره کلی MC1496 را می توان با اتصال یک مقاومت بین پایه های ۳ و ۲ کنترل نمود. برای دمدولاسیون سیگنال های DSB-SC و SSB ، سیگنال مدوله DSB-SC و SSB باید به پایه های ۱ و ۴ و سیگنال حامل به پایه های ۸ و ۱۰ اعمال شوند. جریان بایاس توسط یک مقاومت سری بین پایه ۵ و منبع تغذیه تامین می شود. این آشکار ساز دارای دو خروجی (پایه های ۶ و ۴) می باشد که یکی بعنوان خروجی آشکار ساز و دیگری برای استفاده از قابلیت کنترل بهره اتوماتیک (AGC) می باشد.



شکل ۶-۱. مدار داخلی MC1496

شکل ۶-۲ مدار آشکار ساز طراحی شده با آی سی MC1496 برای دمدولاسیون DSB-SC یا SSB را نشان می دهد. با بعضی اصلاحات مناسب ، این مدار می تواند بعنوان دمدولاتور AM ، FM ، و یا PWM نیز استفاده گردد. سیگنال حامل به پایه های ورودی (پایه های ۸ و ۱۰) اعمال می گردد و فرکانسش بایستی با فرکانس حامل در ورودی مدولاتور SSB یا DSB-SC به طور دقیق برابر باشد . مقاومت R_5 که بین پایه های ۳ و ۲ قرار گرفته تعیین کننده بهره ولتاژ MC1496 می باشد.



شکل ۶-۲. آشکار ساز SSB و DSB-SC

دمدولاسیون SSB

از آنجایی که منابع تولید کننده سیگنال در آزمایشگاه قادر به تولید سیگنال های DSB-SC و SSB نمی باشند، برای بدست آوردن سیگنال های DSB-SC و SSB از خروجی مدولاتور DSB-SC شکل ۵-۱ و خروجی مدولاتور SSB شکل ۵-۳ برای آزمایش های ۶-۱ و ۶-۲ استفاده خواهیم کرد. بعنوان اشاره در فصل ۵، سیگنال مدوله شده SSB را می توان از سیگنال مدوله شده DSB-SC توسط یک فیلتر، باند کناری بالا و یا پایین بدست آوریم. توجه کنید که اثر بار گذاری ممکن است بوجود آید در شرایطی که فیلتر بطور مستقیم به مدار وصل شود. با فرض اینکه سیگنال مدوله شده SSB به ورودی LM1496 اعمال شود، سیگنال SSB می تواند بصورت زیر بیان شود.

$$X_{SSB}(t) = \frac{KA_m A_c}{2} \cos(\omega_c + \omega_m)t$$

و سیگنال حامل بین پایه های ۸ و ۱۰ می باشد، به طوریکه :

$$X_c(t) = A_c \cos \omega_c t$$

بنابراین سیگنال خروجی MC1496 ($X_o(t)$) در پایه ۱۲ خواهد بود:

$$\begin{aligned} X_o(t) &= X_{SSB}(t) \times X_c(t) = K \\ &= \frac{K^2 A_m A_c^2}{2} \cos(\omega_c + \omega_m)t \times \cos \omega_c t \\ &= \frac{K^2 A_m A_c^2}{2} [\cos(2\omega_c + \omega_m)t + \cos \omega_m t] \end{aligned}$$

وقتی این سیگنال خروجی از فیلتر پایین گذر C_7 و C_9 و عبور کند مولفه های فرکانس بالا حذف خواهند شد و سیگنال خروجی دمدوله شده خواهد بود.

$$X_o(t) = \frac{K^2 A_m A_c^2}{2} \cos \omega_m t$$

از معادله بالا، می فهمیم که MC1496 می تواند سیگنال مدوله شده SSB را دمدوله کند تا سیگنال صوتی $A_m \cos \omega_m t$ با بهره $\frac{(KA_c)^2}{4}$ بازسازی کند. برای تغییر بهره دمدولاتور ما می توانیم دامنه حامل یا مقاومت R_5 (مقدار K) را تغییر دهیم.

دمدولاسیون DSB-SC

یک سیگنال مدوله شده DSB-SC به پایه های ورودی MC1496 (پایه های ۱ و ۴) اعمال می نمایم که سیگنال مورد نظر را بصورت زیر می توان بیان کرد.

$$X_{DSB-SC}(t) = \frac{K A_m A_c}{2} [\cos(\omega_c + \omega_m)t + \cos(\omega_c - \omega_m)t]$$

و سیگنال ورودی حامل $X_c(t)$ (پایه های ۸ و ۱۰)، به صورت زیر می باشد.

$$X_c(t) = A_c \cos \omega_c t$$


بنابراین سیگنال خروجی MC1496 در پایه ۱۲، به صورت زیر خواهد بود:

$$\begin{aligned} X_o(t) &= K X_{DSB-SC}(t) \times X_c(t) \\ &= \frac{K^2 A_m A_c^2}{2} [\cos(\omega_c + \omega_m)t + \cos(\omega_c - \omega_m)t] \times \cos \omega_c t \\ &= \frac{K^2 A_m A_c^2}{4} [\cos(2\omega_c + \omega_m)t + \cos(2\omega_c - \omega_m)t + 2\cos \omega_m t] \end{aligned}$$

در فرکانس‌های بالا قسمت اول و دوم سمت راست معادله بالا توسط فیلتر پایین گذر (C_7 و C_9 و R_9) حذف خواهد شد . سپس خروجی دمدوله شده برابر خواهد بود با :

$$X_o(t) = \frac{k^2 A_m A_c^2}{2} \cos \omega_m$$

آزمایش ۶-۱ : دمدولاتور DSB - SC



شکل ۶-۳

مراحل آزمایش:

نکته : در این آزمایش برای اعمال سیگنال مدوله DSB-SC از مدار دمدولاتور DSB-SC موجود در ماژول RN-E804 استفاده خواهیم نمود.

۲- یک موج سینوسی با دامنه‌ی 500mV و فرکانس 500KHz به ورودی حامل اعمال نمایید و یک موج سینوسی با دامنه‌ی 500mV و با فرکانس 1KHz به ورودی پیام دمدولاتور DSB - SC اعمال نمایید. (سیگنال‌های پیام و حامل را باید به تنهایی و قبل از اعمال به مدار تنظیم گردد. زیرا اگر در طول تست کردن مدار آنها را تنظیم کنید خطای بارگذاری بوجود خواهد آمد)

۳- ولوم V_{R1} موجود در دمدولاتور DSB - SC را بچرخانید تا یک سیگنال مدوله شده DSB - SC را در خروجی دریافت کنید.

۴- جامپرهای ۱ و ۳ مدار آشکارساز DSB - SC و SSB را که در ماژول RN - E804 قرار دارند را متصل کرده تا مقاومت‌های $R_5=270\Omega$, $R_6=10K\Omega$ در مدار قرار گیرند.

۵- سیگنال حامل مرحله ۱ را به ورودی آشکارساز اعمال نمایید و سیگنال خروجی دمدولاتور (سیگنال DSB - SC) را به ورودی آشکارساز اعمال نمایید.

۷- با استفاده از اسیلوسکوپ سیگنال خروجی را مشاهده کنید. سپس نتایج را در جدول ۶-۱ ثبت کنید.

نکته: ولوم V_{R1} دمدولاتور را تغییر دهید تا اعوجاج به حداقل برسد .

۸- یک سیگنال حامل سینوسی با دامنه‌ی 500mV پیک تا پیک و فرکانس 500KHZ را به ورودی حامل و یک موج

سینوسی با دامنه‌ی 500mV پیک تا پیک و فرکانس 3KHZ به ورودی پیام اعمال نمایید. پتانسیومتر V_{R1} را با

دقت بچرخانید تا یک سیگنال مدوله شده DSB – SC بدست آید.

۹- مرحله ۶ را تکرار کرده و نتایج را در جدول ۶-۲ ثبت کنید.

۱۰- جامپر موجود در موقعیت ۱ را خارج کرده و در موقعیت ۲ قرار دهید تا مقاومت R_5 (270Ω) به R_{10} (330Ω)


تغییر یابد مرحله ۶ را تکرار کرده و نتایج را در جدول ۶-۳ ثبت کنید.

۱۱- جامپر موجود در موقعیت ۳ را خارج کرده و در موقعیت ۴ قرار دهید تا مقاومت R_6 (10K) را با مقاومت R_{11}


(30K) تعویض کرده و مرحله ۶ را تکرار کنید و نتایج را در جدول ۶-۴ ثبت کنید.

جدول ۶-۱ . $R_5=270\Omega$, $R_6=10K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=500KHZ$, $f_m=1KHZ$


شکل
موج
ورودی




شکل
موج
خروجی




جدول ۶-۲. $R_5=270\Omega$, $R_6=10K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=500KHZ$, $f_m=3KH$.



جدول ۳-۶. $R_5=330\Omega$, $R_6=10K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=500KHZ$, $f_m=1KHZ$.



آزمایش ۶-۲ : دمدولاتور SSB



شکل ۶-۴

مراحل انجام آزمایش:

۱- در این آزمایش از سیگنال مدوله شده SSB خروجی دمدولاتور SSB به عنوان سیگنال مدوله شده SSB برای ورودی مدار استفاده می‌کنیم. (با دمدولاتور SSB را در آزمایش ۵-۲ آشنا شدیم، ابتدا مدار دمدولاتور SSB را ببندید)

۲- جامپری را در موقعیت ۲ قرار دهید تا فیلترهای سرامیکی در مدار قرار نگیرند. یک موج سینوسی با دامنه‌ی 500mv پیک تا پیک و فرکانس 457KHz به ورودی سیگنال حامل (IN1) و یک موج سینوسی با دامنه‌ی 500mv پیک تا پیک و فرکانس 2KHz به ورودی پیام (IN2) اعمال نمایید. (سیگنال‌های حامل و پیام بایستی به تنهایی تنظیم شوند قبل از اینکه به مدار اعمال شوند زیرا اگر شما آنها را در حال تست کردن مدار تنظیم کنید خطای بارگذاری بوجود خواهد آمد)

۳- پتانسیومتر V_{R1} را بچرخانید تا سیگنال مدوله شده‌ی DSB-SC بدست آید. جامپر ۲ را از مدار خارج کرده و سپس آن را در موقعیت ۱ قرار دهید تا فیلتر سرامیکی وارد مدار شود. سیگنال خروجی یک سیگنال مدوله شده SSB خواهد بود.

۴- جامپرهای را در موقعیت‌های ۱ و ۳ قرار دهید تا مقاومت‌های $R_5=270\Omega$ و $R_6=10K\Omega$ در مدار قرار گیرند.

۵- سیگنال حامل نامبرده شده در مرحله ۲ را به ورودی سیگنال حامل دمدولاتور (IN1) اعمال نمایید و سیگنال مدوله شده SSB را به ورودی دمدولاتور SSB (IN2) اعمال نمایید.

۶- با استفاده از اسیلوسکوپ شکل موج خروجی دمدوله شده را مشاهده کرده و پتانسیومترهای V_{R_1} و V_{R_2} را بادقت بچرخانید تا اعواج به حداقل مقدار خود برسند نتایج را در جدول ۵-۶ ثبت نمایید.


۷- جامپر ۱ را از مدار خارج کرده و جامپر ۲ را وارد مدار می کنیم تا فیلترهای سرامیکی مدولاتور SSB از مدار خارج شوند . دامنه ی سیگنال حامل به $700mV_{p-p}$ و فرکانسش را به 457KHZ تغییر دهید و سیگنال پیام را به یک موج سینوسی با دامنه 700mV و فرکانس 2KHZ تغییر دهید پتانسیومتر V_{R_1} را بچرخانید تا یک سیگنال مدوله شده ی DSB – SC بدست آورید . سپس جامپر ۲ را از مدار خارج کرده و جامپر ۱ را در مدار قرار دهید تا فیلترهای سرامیکی را در مدار قرار گیرد. سپس سیگنال خروجی سیگنال مدوله شده ی SSB می باشد.

۸- مرحله ۶ را تکرار کرده و نتیجه را در جدول ۶-۶ ثبت کنید.


۹- جامپر ۱ را خارج کرده و جامپر ۲ را در مدار قرار دهید . تا بجای مقاومت R_5 مقاومت R_4 در مدار قرار گیرد و مرحله ۶ را تکرار کرده و نتایج را در جدول ۷-۶ ثبت کنید.

۱۰- جامپر ۳ را از مدار خارج کرده و جامپر ۴ را در مدار قرار دهید تا بجای مقاومت R_6 مقاومت R_{11} در مدار قرار گیرد و مرحله ی ۶ را تکرار کنید و نتایج را در جدول ۸-۶ ثبت کنید .


جدول ۴-۶. $R_5=330\Omega$, $R_6=30K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=500KHZ$, $f_m=1KHZ$.




جدول ۵-۶. $R_5=270\Omega$, $R_6=10K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=457KHz$, $f_m=2KHz$.




جدول ۶-۶. $R_5=270\Omega$, $R_6=10K\Omega$, $V_c=700mV_{p-p}$, $V_m=700mV_{p-p}$, $f_c=457KHZ$, $f_m=2KHZ$.



جدول ۶-۷. $R_5=330\Omega$, $R_6=10K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=457KHZ$, $f_m=2KHZ$



جدول ۸-۶. $R_5=330\Omega$, $R_6=30K\Omega$, $V_c=500mV_{p-p}$, $V_m=500mV_{p-p}$, $f_c=457KHZ$, $f_m=2KHZ$.



فصل هفتم

مدولاتورهای FM

اهداف:

- مطالعه کردن شیوه عملکرد و مشخصات دیود وارکتور
- فهمیدن شیوه عملکرد اسیلاتور کنترل شده با ولتاژ
- پیاده سازی یک مدولاتور گرکانس با اسیلاتور کنترل شده با ولتاژ

مقدمه

اصول اساسی شیوه عملکرد مدولاسیون فرکانس

مدولاسیون فرکانس (FM) یک روندیست که فرکانس کریر با تغییرات دامنه سیگنال پیام تغییر می کند. (برای مثال سیگنال هوشمند) سیگنال FM می تواند با معادله زیر بیان شود:

$$X_{FM(t)} = A_C \cos \theta(t) = A_C \cos [2\pi f_c t + 2\pi f_\Delta \int x(\lambda) d\lambda]$$

اگر $\cos x(\lambda) = A_m(2\pi f_m \lambda)$ باشد، آنگاه:

$$x_{FM(t)} = A_C \cos [2\pi f_c t + \frac{f_\Delta A_m}{f_m} \sin(2\pi f_m t)]$$

$$= A_C \cos [2\pi f_c t + \beta \sin(2\pi f_m t)]$$

به طوری که:

$$\theta(t) = \text{فرکانس مدوله شده آنی}$$

$$f_c = \text{فرکانس کریر}$$

$$f_m = \text{فرکانس سیگنال پیام}$$

$$\beta = \text{ضریب مدولاسیون} = \left(\frac{f_\Delta}{f_m}\right) A_m$$

فرکانس سیگنال FM بصورت زیر بیان می شود:


$$f = \frac{1}{2\pi} \frac{d\theta(t)}{dt} = \frac{1}{2\pi} \frac{d}{dt} [2\pi f_c t + \beta \sin(2\pi f_m t)] = f_c - f_m \beta \cos(2\pi f_m t)$$

از معادله بالا می توان دید که فرکانس سیگنال مدوله شده ی فرکانس، توسط انحراف در فرکانس مرکزی (فرکانس کریر) بوسیله ی تغییر دامنه پیام بوجود آمده است.

دیود وارکتور

دیود وارکتور، که بعضی اوقات دیود تیونینگ نامیده می شود، دیودیست که ظرفیتش متناسب با ولتاژ بایاس معکوس دو سر p-n تغییر می کند .

با افزایش ولتاژ معکوس دو سر دیود، ظرفیت خازنی عرض ناحیه تخلیه که پهن تر شده کاهش می یابد. بلعکس وقتی ولتاژ بایاس معکوس کاهش می یابد و عرض ناحیه تخلیه باریکتر شده و ظرفیت خازنی افزایش می یابد. حال وقتی یک ولتاژ ac به دو سر دیود اعمال می شود ظرفیت خازنی دیود با تغییرات دامنه ولتاژ تغییر می کند.



شکل ۷-۱. رابطه بین دیود وارکتور و خازن

یک رابطه بین یک دیود وارکتور و یک خازن مرسوم که در شکل ۷-۱ نشان داده شده وجود دارد. در واقع یک دیود وارکتور معکوس بایاس شده شبیه به یک خازن می باشد.

وقتی یک نیمه هادی n و p با هم ترکیب می شوند، یک ناحیه تخلیه کوچک شکل می گیرد که بخاطر انتشار حامل های اقلیت می باشد. بارهای مثبت و منفی بترتیب اطراف پیوند n و p را در بر می گیرند. این شبیه یک خازن می باشد. مقدار ظرفیت خازنی پیوند p-n را می توان توسط فرمول زیر محاسبه نمود:

$$C = \frac{\epsilon A}{d}$$


به طوری که :

$$\epsilon = 11.8 \epsilon_0 \quad \text{ثابت دی الکتریک} \quad (\epsilon_0 = 8.85 \times 10^{-12})$$

A = سطح مقطع خازن

d = عرض ناحیه ی تخلیه

از فرمول بالا ما می دانیم که ظرفیت خازنی دیود وارکتور رابطه معکوس با عرض ناحیه تخلیه دارد. (یا همان فاصله بین صفحات) اگر سطح مقطع A ثابت باشد. بنابراین یک ولتاژ معکوس، یک ناحیه تخلیه کوچک و یک ظرفیت خازنی زیاد تولید خواهد کرد. به عبارت دیگر، یک افزایش در ولتاژ بایاس معکوس یک ناحیه تخلیه بزرگ و ظرفیت خازنی کوچک را نتیجه خواهد داد.



شکل ۷-۲. مدار معادل دیود وارکتور

یک دیود وارکتور را می توان بصورت یک خازن و یک مقاومت متصل شده به هم بصورت سری که در شکل ۷-۲ نشان داده شده در نظر گرفت. C_j ظرفیت خازنی بین پیوند n و p می باشد. مقاومت R_s مجموع مقاومت باک و مقاومت اتصال می باشد که تقریباً برابر چند اهم می باشد و یک پارامتر مهم برای تعیین کردن کیفیت دیود وارکتور می باشد.

میزان تیونینگ (TR) بصورت میزان ظرفیت خازنی دیود وارکتور در ولتاژ معکوس V_2 به میزان ظرفیت خازنی آن در ولتاژ معکوس V_1 می باشد و می تواند بصورت زیر بیان شود .

$$TR = \frac{C_{V2}}{C_{V1}}$$

به طوری که :

$$TR = \text{میزان تیونینگ}$$

$$C_{V1} = \text{ظرفیت خازنی دیود وارکتور در } V_1$$

$$C_{V2} = \text{ظرفیت خازنی دیود وارکتور در } V_2$$

ما در آزمایش هایمان از دیود وارکتور 1SV55 استفاده می کنیم که مشخصات بصورت زیر می باشد.

(ظرفیت خازنی دیود وارکتور در 3V)

$$C_{3v} = 42 \text{ pf}$$

$$TR = 2.56$$


3V تا 30V :

مدولاتور فرکانس ساخته شده با MC1648.VCO

ما در آزمایش هایمان مدولاتور فرکانس را با آی سی MC1648.VCO نشان داده شده در شکل ۷-۳ پیاده سازی خواهیم کرد.


داخل این مدار خازن های C_2 و C_3 خازنهای بای پس برای فیلتر کردن نویز می باشند. وقتی در یک فرکانس بالا کار می کنیم (برای مثال 2.4 MHz) مقاومت خازنی این دو خازن بسیار کوچک است و می توان در مدارهای عملی از آن چشم پوشی کرد. بنابراین یک مدار معادل تانک تیونینگ که در شکل ۷-۴ نشان داده شده است، یک مدار رزونانس LC موازی می باشد. C را می توان همان ظرفیت خازنی 1SV55 (C_D) و ظرفیت خازنی ورودی MC1648 (C_{IN}) که بصورت موازی قرار گرفته در نظر گرفت. مقدار C_{in} تقریباً 6pf می باشد. اگر ما از ظرفیت خازنی نشستی چشم پوشی کنیم فرکانس نوسان را میتوان از طریق فرمول زیر محاسبه نمود.

$$f_o = \frac{1}{2\pi\sqrt{LC}} = \frac{1}{2\pi\sqrt{L(C_d + 6 \times 10^{-12})}} \text{ (HZ)}$$



شکل ۳-۷. مدار مدولاتور MC1648


بصورت اشاره شده در بالا، ظرفیت خازنی C_d دیود وارکتور D_1 با مقدار ولتاژ بایاس معکوس تغییر خواهد کرد براساس معادله ، ما می دانیم که تغییر مقدار C_d موجب تغییر فرکانس نوسان خواهد شد. در مدار شکل ۳-۷ یک بایاس dc کوچک یک مقدار ظرفیت خازنی بزرگ C_d و یک فرکانس کوچک خروجی را تولید خواهد کرد. از طرف دیگر، یک افزایش در بایاس dc یک مقدار ظرفیت خازن C_d کوچک و یک فرکانس بزرگ خروجی را نتیجه خواهد داد. بنابراین اگر بایاس dc ثابت باشد و یک سیگنال صوتی به ورودی اعمال شود سیگنال خروجی VCO یک سیگنال مدوله شده فرکانس خواهد بود.




شکل ۴-۷. مدار معادل ac تانک تیونینگ

مدولاتور فرکانس ساخته شده با 2209


IC XR2209 یک مدار مجتمع اسیلاتور کنترل با ولتاژ است که شامل خصوصیت پایداری فرکانسی است و رنج فرکانسی وسیعی دارد. سیگنالهای خروجی مدار به صورت مثلثی و مربعی برای رنج فرکانسی 0.01 Hz تا 1MHz می باشد. این IC برای تولید FM، FSK، و تولید sweep و tone ایده ال است.



شکل ۵-۷




شکل ۶-۷



شکل ۷-۷

آزمایش ۷-۱: اندازه گیری مشخصات MC 1648



شکل ۷-۸

مراحل انجام آزمایش:

۱- مدار مدولاتور FM ساخته شده با آی سی MC 1648 را که روی ماژول RN-E805 قرار دارد را روی قاب آزمایش قرار داده و جامپر ۲ را در مدار قرار دهید تا سلف L_1 ($100\mu H$) وارد مدار گردد.


۲- یک ولتاژ 3Vdc را به ورودی بایاس (IN_2) و با استفاده از اسیلوسکوپ شکل موج خروجی را مشاهده نموده. پتانسیومتر VR_1 را تنظیم کرده تا یک موج سینوسی در خروجی ظاهر شود و فرکانس موج خروجی را در جدول ۷-۱ ثبت کنید.

۳- مرحله ۲ را به ازای ولتاژهای نوشته شده در جدول ۷-۱ تکرار کنید.

۴- با استفاده از نتایج جدول ۷-۱ منحنی پاسخ فرکانس آن را در شکل ۷-۹ رسم نمایید.

جدول ۷-۱

ورودی بایاس dc (v)	3	4	5	6	7	8	9	10	11	12	13	14
فرکانس خروجی (MH)	2.14	2.29	2.39	2.48	2.55	2.62	2.67	2.74	2.75	2.79	2.8	2.85



شکل ۷-۹

آزمایش ۷-۲ : مدولاتور فرکانس با MC 1648

مراحل انجام آزمایش :

۱- جامپرهای ۱ و ۲ را در مدار قرار دهید تا سلف L_1 و دیود وارکتور D_1 با ولتاژ معکوس 5V در مدار قرار گیرند . تحت این شرایط فرکانس خروجی همان فرکانس مرکزی f_o می باشد .







۲- یک موج سینوسی با فرکانس 3KHZ و دامنه 2V پیک تا پیک به ورودی صوتی (IN_1) اعمال نمایید و با استفاده از اسیلوسکوپ شکل موج خروجی را مشاهده نمایید. پتانسیومتر V_{R1} را طوری تنظیم کنید تا یک موج سینویی در خروجی ظاهر شود .

۳- با استفاده از طیف نما، خروجی مدار را مشاهده کرده و در جدول ۷-۲ ثبت کنید .


۴- مرحله ۳ را برای فرکانس های ورودی 5KHZ و 8KHZ تکرار کنید.

نکته: چون تفاوت فرکانس بین کریر و سیگنال های مدوله شده بسیار زیاد است تغییرات آشکاری در حوزه زمان روی اسیلوسکوپ مشاهده می کنید. بنابراین ما توصیه می کنیم تا از طیف نما استفاده شود.

جدول ۷-۲. $V_m = 2v$

فرکانس ورودی	شکل موج ورودی	شکل موج طیف نما
3KHZ		
5KHZ		
8KHZ		

آزمایش ۷-۳: مدولاتور فرکانس با 2209



شکل ۷-۱۰


مراحل انجام آزمایش:

- ۱- مدار مدولاتور XR2209 را که روی ماژول RN-E805 قرار دارد را روی قاب آزمایش قرار دهید. جامپر ۱ و ۲ را در مدار قرار دهید تا خازن C_2 (4.7nf) در مدار قرار گیرد.
- ۲- با چرخاندن ولوم پتانسیومتر V_{R1} را تنظیم کنید تا فرکانس خروجی تنظیم شود. این فرکانس همان فرکانس مرکزی f_0 می باشد.
- ۳- جامپر ۲ را از مدار خارج کرده و سپس جامپر ۳ را در مدار وارد می کنیم. این عمل موجب می شود تا خازن C_2 از مدار خارج شده و خازن C_3 در مدار قرار گیرد.
- ۴- پتانسیومتر V_{R1} را طوری تنظیم کنید تا یک فرکانس خروجی 20KHZ بدست آید. این فرکانس، همان فرکانس مرکزی f_0 می باشد.


۲- یک موج سینوسی با دامنه 500mv پیک تا پیک و فرکانس 1KHZ را به ورودی پیام (IN1) FM MODULATOR 2 اعمال نمایید. با استفاده از اسیلوسکوپ شکل موج خروجی OUT را مشاهده و نتایج را در جدول ۷-۵ ثبت کنید.

۴- یک موج سینوسی با دامنه 1V پیک تا پیک و فرکانس 1KHZ به ورودی اعمال نمایید. شکل موج خروجی را مشاهده و نتایج را در جدول ۷-۶ ثبت نمایید.

جدول ۷-۵. $V_m = 500\text{ mV}_{p-p}$, $f_o = 20\text{KHZ}$

فرکانس ورودی	شکل موج خروجی
1KHZ	

جدول ۷-۶. $V_m = 1\text{V}_{p-p}$, $f_o = 6\text{KHZ}$

فرکانس ورودی	شکل موج خروجی
1KHZ	

فصل هشتم

دمدولاسیون FM

اهداف :


- بررسی قاعده کلی PLL
- بررسی مشخصات تراشه LM565
- دمدولاسیون سیگنال FM با استفاده از PLL
- دمدولاسیون سیگنال FM با استفاده از مبدل جدا کننده FM به AM

مقدمه

دمدولاتور فرکانسی مداری است که تغییرات فرکانس را بطور آنی به تغییرات ولتاژ خطی تبدیل می کند. انواع بسیار زیادی مدار در سیستم های مخابراتی بعنوان مبدل FM به AM ، متعادل شده و جدا کننده های شیفتر فرکانسی و دمدولاتور فرکانس PLL استفاده می شود. در این آزمایش ما شیوه ی عملکرد دمدولاتور فرکانس PLL و جداساز مبدل FM به AM را معرفی خواهیم کرد.

PLL

PLL یک سیستم کنترل فیدبک الکترونیکی (که در شکل ۸-۱ به صورت بلوک دیاگرام نشان داده شده است) با قابلیت قفل شدن سیگنال خروجی در فرکانس و فاز از پیش تعیین شده، می باشد. در یک مخابره رادیویی اگر یک سیگنال حامل ناخواسته در هنگام ارسال به وجود آید مدار PLL گیرنده سیگنال حامل را به صورت اتوماتیک دنبال خواهد نمود .



شکل ۸-۱. بلوک دیاگرام PLL

در این آزمایش از PLL به دو شیوه مختلف استفاده شده است :

- ۱- به عنوان یک دمدولاتور، برای دنبال کردن فاز و یا فرکانس مدولاسیون
 - ۲- برای دنبال کردن یک سیگنال حامل که ممکن است فرکانسش با زمان تغییر کند.
- به طور کلی ، یک مدار PLL بخش های زیر را شامل می شود :

۱- آشکار ساز فاز (PD)

۲- فیلتر پایین گذر (LPF)

۳- اسیلاتور کنترل کننده شده با ولتاژ (VCO)

آشکار ساز فاز داخل PLL زمانی که دو سیگنال ورودیش هم فرکانس شوند خروجی PLL روی صفر قفل می کند. اگر فرکانس های ورودی برابر نباشند زمانی که سیگنال از فیلتر پایین گذر عبور می کند مؤلفه های AC حذف شده و تنها یک سطح DC به VCO اعمال می شود. این عمل باعث می شود تا حلقه ی فیدبک بسته شود. از اینرو سطح DC اعمال شده به ورودی VCO فرکانس خروجیش را تغییر می دهد و سعی خواهد کرد تا فرکانس خروجیش را با فرکانس ورودیش برابر کند. اگر فرکانس خروجی VCO برابر با فرکانس ورودی ، PLL قفل کرده و ولتاژ کنترل صفر خواهد بود تا زمانی که فرکانس ورودی PLL ثابت بماند پارامترهای مهم PLL به قرار زیر است همانطور که در شکل ۸-۱ نیز مشخص شده است .


Kd: بهره ی آشکار ساز فاز (volts /radian)

Ka : بهره ی تقویت کننده (volt /volt)

Ko: بهره ی Vco(KHZ /volt)

KL : بهره ی حلقه بسته (KHZ /volt)


برای فهم بیشتر آشکار ساز فاز از گیت XOR به عنوان آشکار ساز فاز استفاده شده است گیت XOR می تواند به صورت یک آشکار ساز نابرابری که ورودی ها را مقایسه کرده و یک پالس در خروجی تولید می شود البته زمانیکه ورودی ها برابر نباشند. پهنای پالس بوجود آمده متناسب با خطای فاز سیگنال های ورودی می باشد. بصورت نشان داده شده در شکل ۸-۲ عرض پالس خروجی b از عرض پالس خروجی a بزرگتر و از عرض پالس خروجی c کوچکتر می باشد. وقتی خروجی آشکار ساز فاز به ورودی فیلتر پایین گذر اعمال می شود، خروجی فیلتر پایین گذر یک سطح dc خواهد بود که بطور مستقیم با عرض پالس متناسب می باشد. به عبارت دیگر ، سطح dc خروجی متناسب با خطای فاز سیگنالهای ورودی می باشد. شکل (d) ۸-۲ رابطه ی بین خطای فاز ورودی و سطح dc خروجی را نشان می دهد.



شکل ۸-۲. آشکارساز فاز

برای فهم بیشتر عملکرد PLL در ابتدا فرض می کنیم PLL قفل نیست .

VCO دارای ولتاژ ورودی ۲ ولت می باشد که این سطح ولتاژ باعث بوجود آمدن فرکانس 1KHz free running می شود . سیگنال نشان داده شده در شکل ۸-۳ را ملاحظه کنید .



شکل ۸-۳. شیوه قفل کردن فاز


اگر فرکانس VCO و سیگنال A که فرکانسش کمتر از 980KHz به ورودی آشکارساز فاز XOR اعمال شود ، یک پالس کم عرض در خروجی بوجود می آید . که با عبور از فیلتر پائین گذر یک ولتاژ کوچکتر از 1v در خروجی بدست می آید . این سطح ولتاژ کم باعث کاهش فرکانس VCO و نزدیک شدن به فرکانس ورودی می شود . اگر فرکانس خروجی VCO مشابه با فرکانس ورودی باشد عمل قفل PLL صورت خواهد گرفت . به عبارتی دیگر اگر فرکانس سیگنال B بیشتر از 1.2KHz شود در خروجی سطح ولتاژی بیش از ۳ ولت بوجود می آید و این سطح ولتاژ باعث افزایش فرکانس خروجی VCO می شود تا روی فرکانس ورودی قفل کند.

مشخصات اولیه ی تراشه LM565

تراشه LM565 عموماً در تکنیک حلقه قفل فاز و همچنین در دمدولاسیون فرکانس بکار می رود. در طراحی با استفاده از تراشه LM565 پارامترهایی که در ادامه ذکر می شوند بسیار اهمیت دارند :

۱- فرکانس free running

شکل زیر مدار PLL با استفاده از تراشه LM565 را نشان می دهد.



شکل ۸-۴. LM565 PLL

در غیاب سیگنال ورودی فرکانس خروجی VCO فرکانس free running (f_o) نامیده می شود. در مدار شکل ۸-۴ فرکانس free running تراشه LM565 توسط المانهای C_2 و VR_1 تعیین می گردد که می توان این فرکانس را بوسیله فرمول های زیر به دست آورد :

$$\text{فرکانس free running} : f_o = \frac{1}{3.7VR_1C_2}$$

$$\text{بهره حلقه ی بسته} : k_L = K_d k_a k_o = \frac{33.6f_o}{V_C}$$

زمانیکه V_C برابر با کل ولتاژ منبع تغذیه باشد

$$V_{CC} - (-V_{CC}) = 5V - (-5V) = 10V$$

۲- محدوده قفل

در ابتدا فرض می کنیم PLL در حالت از قبل قفل شده قرار دارد. در این حالت VCO در فرکانس مختلفی کار می کند اگر فرکانس ورودی f_i غیر از فرکانس VCO (f_o) باشد قفل PLL همچنان ادامه دارد. وقتی فرکانس ورودی (f_i) به فرکانس خاصی برسد (فرکانسی که PLL از حالت قفل در آید) اختلاف فرکانس های f_o و f_i که یک بازه ی فرکانسی را تشکیل می دهد را محدوده ی قفل حلقه می نامیم.


محدوده قفل برای تراشه LM565 بوسیله فرمول زیر بدست می آید:

$$f_L = \frac{8f_o}{V_C}$$

۳- محدوده ی کارکرد

در ابتدا فرض می کنیم حلقه قفل نشده است و VCO در فرکانس های مختلفی کار می کند. اگر فرکانس ورودی f_i به فرکانس VCO (f_o) نزدیک باشد، حالت قفل نشدگی ادامه خواهد داشت. زمانی که فرکانس ورودی به فرکانس مخصوص برسد که PLL قفل شود) اختلاف فرکانس های f_o و f_i که یک بازه ی فرکانسی را تشکیل می دهد را محدوده کارکرد نامیده می شود که محدوده ضبط کردن برای تراشه LM565 بوسیله فرمول زیر بدست می آید.

$$f_c = \frac{1}{2\pi} \sqrt{\frac{2\pi \times f_i}{3.6 \times 10^3 \times C_2}}$$



شکل ۵-۸ نمایش محدوده ی قفل وضبط

دمدولاتور فرکانس با استفاده از تراشه LM565


مدار PLL نشان داده شده در شکل ۸-۴ را می توان به عنوان دمدولاتور فرکانس نیز استفاده کرد زمانی که فرکانس سیگنال ورودی افزایش می یابد دامنه ی سیگنال خروجی متناسب با آن کاهش می یابد برعکس اگر فرکانس سیگنال ورودی کاهش یابد دامنه ی سیگنال خروجی افزایش خواهد یافت .

مدار VCO تراشه LM565 معادل با مدار تراشه LM566 می باشد فرکانس FREE RUNNING (f_0) توسط مقادیر المانهای خارجی C_2 و V_{R1} تعیین می شود.

یک مقاومت داخلی به مقدار $3.6k\Omega$ (پین ۷) به همراه خازن C_3 یک فیلتر پایین گذر را تشکیل می دهند خازن C_4 خازن جبران کننده فرکانس نام دارد که بین پین های ۷ و ۸ متصل می شود .

جدا کننده مبدل FM به AM

شکل ۸-۶ بلوک دیاگرام یک مبدل FM به AM را نشان می‌دهد در ابتدا سیگنال ورودی FM توسط یک مشتق گیر به سیگنال AM تبدیل می‌شود سپس سیگنال خروجی AM توسط آشکارساز پوش دمدوله و بعد از حذف DC در خروجی یک سیگنال بدست می‌آید.



شکل ۸-۶. بلوک دیاگرام یک تجزیه FM به AM

در شکل ۸-۶ اگر ورودی $X_{FM}(t)$ باشد :

$$X_{FM}(t) = A_C \cos \theta(t) = A_C \cos [2\pi f_c t + 2\pi f_\Delta \int x(\lambda) d\lambda]$$


سپس خروجی مشتق گیر میشود :

$$x'_{FM} = -A_C \theta'(t) \sin \theta(t)$$

$$= -2\pi A_C [f_c + f_\Delta x(t)] \sin[\theta(t) + 180^\circ]$$


در معادله بالا دامنه ی سیگنال $x'_{FM}(t)$ نسبت به تغییرات دامنه $X(t)$ تغییر می کند. بنابراین سیگنال $x'_{FM}(t)$ یک سیگنال مدوله شده دامنه می‌باشد اگر این سیگنال AM از آشکارساز پوش عبور کند یک سیگنال پیام در خروجی بازسازی می‌شود.

مدار شکل ۷-۸ یک تجزیه کننده فرکانس با استفاده از مبدل FM به AM را نشان می دهد. المانهای U_1, C_1, C_2, R_1, R_2 عملیات مشتق گیری را انجام می دهند U_2 تقویت کننده معکوس کننده با گین $\frac{-R_4}{R_3}$ می باشد آشکارساز پوش AM شامل المانهای D_1, R_5, R_6, C_4, C_5 می شود خازن C_6 نیز خازن کوپلاژ می باشد و برای حذف سطح DC بکار می رود.




شکل ۷-۸. مدار تجزیه کننده مبدل FM به AM

به استثنای دمدولاتورهای فرکانس ذکر شده، فیلترهای میان گذر LC بصورت فراوان در دمدولاسیون های فرکانسی که در محدوده های میکروویو و بالا کار می کنند به کار می رود. در شکل ۸-۸ پاسخ فیلتر میان گذر نشان داده شده است. در قسمت خطی منحنی که تغییرات دامنه متناسب با تغییرات فرکانس می باشد را می توان به عنوان یک تجزیه کننده استفاده کرد.



شکل ۸-۸. پاسخ فرکانسی فیلتر میان گذر

آزمایش ۸-۱. اندازه گیری مشخصات LM565



شکل ۸-۹

مراحل انجام آزمایش :

۱- مدار PLL LM565 را که در ماژول RN-E805 قرار دارد را در قاب آزمایش قرار دهید. جامپر ۲ را در مدار قرار دهید تا خازن C_2 (0.1μf) در مدار قرار گیرد.

۲- پتانسیومتر VR_1 را طوری تنظیم کنید تا حداکثر فرکانس (f_{oh}) و حداقل فرکانس نوسان (f_{ol}) را در خروجی LM565 (پین ۴) (VCO OUT) ظاهر شود نتایج را در جدول ۸-۱ ثبت کنید.

۳- پتانسیومتر VR_1 را طوری تنظیم کنید که فرکانس نوسان VCO برابر با 2KHZ گردد.

۴- جامپر ۱ را روی مدار قرار دهید و یک موج مربعی با دامنه 0.5V پیک تا پیک و فرکانس 2KHZ به ورودی اعمال نمایید.

۵- سیگنال های ورودی PLL و خروجی VCO (پین ۴) را مشاهده کرده و فرکانس ورودی را به آرامی افزایش داده تا سیگنال خروجی از حالت قفل شده خارج شود. فرکانس ورودی را بعنوان f_{Lh} در جدول ۸-۱ ثبت کنید.

۶- فرکانس ورودی را به فرکانس نوسان VCO برگردانید. فرکانس ورودی را به آرامی کاهش داده تا سیگنال خروجی از حالت قفل خارج شود و فرکانس ورودی را بعنوان f_{LI} در جدول ۸-۱ ثبت نمایید .

۷- با استفاده از معادله $f_L = \frac{(f_{Lh} - f_{Ll})}{2}$ گستره حالت قفل مدار را محاسبه کنید.

۸- فرکانس ورودی را افزایش دهید تا VCO از حالت قفل خارج شود. فرکانس ورودی را به آرامی کاهش دهید تا PLL در حالت قفل قرار گیرد. فرکانس ورودی f_{ch} را مشاهده و نتیجه را در جدول ۸-۱ ثبت کنید.

۹- فرکانس ورودی را کاهش دهید تا خروجی VCO از حالت قفل خارج شود. فرکانس ورودی را به آرامی افزایش دهید تا PLL در حالت قفل قرار گیرد. فرکانس ورودی f_{cl} را مشاهده و نتیجه را در جدول ۸-۱ ثبت کنید.

۱۰- با استفاده از معادله $f_L = \frac{(f_{Lh} - f_{Ll})}{2}$ محدوده کریر را محاسبه نمایید.

۱۱- جامپر ۲ را از مدار خارج کرده و سپس در موقعیت ۳ قرار دهید. این تغییر باعث می شود تا خازن C_2 ($0.1\mu f$) از مدار خارج و خازن C_5 وارد مدار شود.

۱۲- پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس نوسان VCO (f_o) به 20KHZ برسد. جامپر ۱ را در مدار قرار دهید و یک موج مربعی با دامنه 0.5V پیک تا پیک و فرکانس 20KHZ به ورودی اعمال نمایید. مراحل ۶ تا ۱۱ را تکرار کنید.

جدول ۸-۱

C	f_o	محدوده ی فرکانس free-running		f_l محدوده ی حالت قفل		f_c محدوده ی کارکرد	
		f_{oh}	f_{ol}	f_{lh}	f_{Ll}	f_{ch}	f_{cl}
C_2 0.1 μf	2 KHZ						
				$f_l =$		$f_c =$	
c_5 0.01 μf	20 KHZ						
				$f_l =$		$f_c =$	

آزمایش ۸-۲: اندازه گیری مشخصات ولتاژ فرکانس LM565



شكل ٨-١٠

مراحل انجام آزمایش :

۱-مدار PLL ، LM565 را که روی مازول RN-E805 قرار دارد را روی قاب آزمایش قرار دهید. جامپر ۲ را در مدار قرار دهید تا خازن C_2 (0.1μf) وارد مدار گردد.

۲- جامپر ۱ را از مدار خارج کرده پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس نوسان در خروجی VCO به 2KHZ برسد.

۳-جامپر ۱ را دوباره در مدار قرار دهید.

۴-یک موج مربعی با دامنه 0.5V پیک تا پیک و فرکانس 2KHZ به ورودی اعمال نمایید.ولتاژ خروجی LM565 را در جدول ۸-۲ ثبت کنید.

۵-فرکانس ورودی را به مقادیر 0.5KHZ و 1KHZ و 1,5KHZ و 2KHZ و 2.5KHZ و 3KHZ و 3,5KHZ تغییر دهید و ولتاژهای خروجی مطابق با فرکانس‌های ورودی را اندازه‌گیری کرده و نتایج را در جدول ۸-۲ ثبت کنید.

۶- منحنی مشخصه مدار را در شکل ۸-۱۱ رسم نمایید.

۷- جامپر ۲ را از مدار خارج کرده و در موقعیت ۳ وارد نمایید تا خازن $C_5 (0.01\mu f)$ وارد مدار گردد.

۸- جامپر ۱ را از مدار خارج کرده پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس نوسان VCO (f_o) به 20KHZ برسد.

۹- جامپر ۱ را دوباره در مدار قرار دهید.

۱۰- یک موج مربعی با فرکانس 20KHZ و دامنه 0.5V پیک تا پیک را به ورودی اعمال نمایید. ولتاژ خروجی LM565 را اندازه گیری و در جدول ۸-۳ ثبت کنید.

۱۱- فرکانس ورودی را به مقادیر 16.5KHZ و 17.5KHZ و 18.5KHZ و 19.5KHZ و 21.5KHZ و 22.5KHZ و 23.5KHZ تغییر دهید و ولتاژهای خروجی مطابق با فرکانسهای ورودی اندازه گیری کنید. نتایج را در جدول ۸-۳ ثبت کنید.

۱۲- منحنی مشخصه فرکانسی خروجی را در شکل ۸-۱۲ رسم نمایید.

جدول ۸-۲

فرکانس ورودی (KHZ)	0.5	1	1.5	2	2.5	3	3.5
فرکانس خروجی (V)							



شکل ۸-۱۱

جدول ۸-۳. $V_m = 0.5V_{P-P}$, $f_o = 20KHZ$, $C_5 = 0.01\mu f$

فرکانس ورودی (KHZ)	16.5	17.5	18.5	20	21.5	22.5	23.5
ولتاژ خروجی (V)							



شکل ۸-۱۲

آزمایش ۸-۳: دمدولاتور فرکانس با LM 565

مراحل انجام آزمایش:

۱- مدار دمدولاتور FM با 2209 را که در ماژول RN-E805 قرار دارد را در قاب آزمایش قرار دهید. جامپر ۱ و ۳ را در مدار قرار دهید پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس نوسان خروجی (f_o) به 20KHZ برسد.

۲- یک موج سینوسی با فرکانس 1KHZ و دامنه 300mv پیک تا پیک به ورودی دمدولاتور FM ساخته شده با LM566 اعمال نمایید. با استفاده از اسیلوسکوپ، شکل موج خروجی مدار PLL ساخته شده با LM565 را مشاهده و نتیجه را در جدول ۸-۴ ثبت کنید.

۳- خروجی مدار دمدولاتور FM با LM566 را به ورودی مدار PLL با LM565 متصل نمایید و جامپر ۱ را وارد مدار کنید.

۴- مدار PLL با LM565 را توسط وارد کردن جامپر ۳ که خازن C_5 (0.01 μ f) را وارد مدار می‌کند کامل کنید. پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس نوسان خروجی با حداقل نویز دیده شد.

۵- مرحله ۴ را برای فرکانسهای 2KHZ و 3KHZ تکرار کنید.


۶- دامنه ورودی را به 500mv پیک تا پیک تغییر دهید. مراحل ۵ و ۴ را تکرار و نتایج را در جدول ۸-۵ ثبت کنید.

نکته: برای بهتر دیدن خروجی می‌بایست از فیلتر استفاده شود. با استفاده از ماژول 802 می‌توان این کار را انجام داد. بطوریکه خروجی دمدولاتور را به ورودی فیلتر پایین گذر اعمال نمایید و جامپر ۳ و ۲ را نیز قرار دهید و خروجی را بدن نویز دریافت نمایید.

جدول ۸-۴. $V_m = 300\text{mV}_{P-P}$, $f_o = 20\text{KHZ}$

فرکانس ورودی	شکل موج ورودی اولیه مدولاتور و خروجی دمدولاتور
1KHZ	
2KHZ	
3KHZ	
4KHZ	
5KHZ	

آزمایش ۸-۴. دمدولاتور فرکانس براساس تبدیل سیگنال FM به AM



شکل ۸-۱۳

مراحل انجام آزمایش :

۱- مدار دمدولاتور FM ساخته شده با MC1648 را که روی ماژول RN-E805 قرار دارد در قاب آزمایش قرار دهید جامپرهای ۱ و ۳ را در مدار قرار دهید تا سلف L_1 ($220\mu H$) و دیود وارکتور 1SV55 را که به ازای ولتاژ 5V کار می کند وارد مدار شود.



۲- یک موج سینوسی با دامنه 2V پیک تا پیک و فرکانس 1KHZ به ورودی مدار (IN) اعمال نمایید. پتانسیومتر V_{R1} را طوری تنظیم کنید تا دامنه سیگنال خروجی به 600mv پیک تا پیک برسد.

۳- خروجی مدار دمدولاتور FM ساخته شده با MC1648 را به ورودی مدار اشکار ساز FM to AM را که در قسمت پایین ماژول RN-E805 قرار دارد متصل نمایید.

۴- با استفاده از اسیلوسکوپ شکل موج های ورودی و خروجی دمدولاتور فرکانس را مشاهده و در جدول ۸-۶ ثبت کنید.

۵- مرحله ۲ تا ۴ را برای فرکانس های ورودی 2KHZ و 3KHZ تکرار کنید.

$$V_m = 2 V_{P-P} \cdot ۶-۸$$

فرکانس صوتی ورودی	شکل موج ورودی	آبی رنگ شکل موج خروجی زرد رنگ شکل موج سیگنال اولیه قبل از مدولاسیون
1KHZ		

فصل نهم

مبدل آنالوگ به دیجیتال

اهداف :

- بررسی عملکرد کلی مبدل های آنالوگ به دیجیتال
- بررسی ویژگی های تراشه های ADC0804 و ADC0809
- بررسی کاربردهای تراشه های ADC0804 و ADC0809

مقدمه

مبدل های آنالوگ به دیجیتال (ADC یا A/D) مقادیر آنالوگ را که به طور معمول بصورت جریان ها و ولتاژ های پیوسته می باشند را به مقادیر دیجیتال که در سیستم های محاسباتی و سیستم های ارسال اطلاعات و سیستم های پردازش و ذخیره اطلاعات و سیستم های کنترل به کار می روند تبدیل می کند.

سیگنال آنالوگ بدین دلیل به سیگنال دیجیتال تبدیل می شود که عیب یابی ، ذخیره سازی و پردازش آن نسبت به سیگنال آنالوگ ساده تر می باشد.


همچنین سیگنال دیجیتال در مقابل نویز مقاومت بیشتری نسبت به سیگنال آنالوگ دارد .

شیوه ی عملکرد مبدل آنالوگ به دیجیتال :

شکل ۹-۱ مشخصه ی انتقال یک مبدل آنالوگ به دیجیتال ایده آل ۳بیتی را نشان می دهد. محدوده ی ورودی آنالوگ (از ۰ تا ۱۷) که به ۸ قسمت گسسته تقسیم شده است. همه ی مقادیر آنالوگ داخل هر محدوده توسط یک کد دیجیتال یکسان نشان داده می شوند که با مقدار میانگین نامی برابر می باشد. بنابراین یک خطا به مقدار مثبت و منفی $\frac{1}{2}$ در روند کارکرد مبدل آنالوگ به دیجیتال (در تقسیم بندی آن) وجود دارد. البته این خطا در کم ارزش ترین بیت موجود رخ خواهد داد. تنها راه برای کاهش مقدار این خطا افزایش تعداد بیت ها می باشد.

Q ، مقدار تفکیک پذیری ، کوچک ترین اختلاف آنالوگ که مبدل آنالوگ به دیجیتال قادر به تشخیص آن می باشد که به صورت زیر بیان می شود.

$$Q = \frac{FS}{2^n - 1} = \frac{1}{2^n}$$



شکل ۹-۱. مشخصه ی انتقال مبدل آنالوگ به دیجیتال سه بیتی ایده آل

که FS محدوده مقیاس کامل که برابر با $\frac{2^n-1}{2^n}$ می باشد و 2^n میزان دقت می باشد که توسط تعداد بیت های خروجی (n) مشخص می شود. بنابراین تعداد بیت خروجی بیشتر میزان دقت را بالاتر می برد. به طور کلی، تولید کننده های مبدل های آنالوگ به دیجیتال میزان دقت مبدل را برحسب تعداد بیت های خروجی مشخص می کنند. به طور مثال میزان دقت ADC0804 روی دفترچه راهنما با ۸ بیت مشخص شده است.


تعداد زیادی مدار برای مبدل های آنالوگ به دیجیتال طراحی شده است. نظیر رمپ دیجیتال، تقریب متوالی و... ما در این آزمایش از نوع مبدل آنالوگ به دیجیتال تقریب متوالی استفاده می کنیم. در ادامه به توضیح این روش می پردازیم.

شکل ۹-۲. بلوک دیاگرام مبدل آنالوگ به دیجیتال تقریب متوالی ۸ بیتی را نشان می دهد. عملکرد معمول آن در ادامه بیان می شود. وظیفه بلوک Sample & Hold ثابت نگاه داشتن ولتاژ ورودی در حین عملیات تبدیل است. این بلوک بعد از نمونه گیری ولتاژ آنالوگ آن را در مدت زمان ثابت نگاه می دارد تا اینکه نمونه گرفته شده قبلی به کد دیجیتالی تبدیل شود و بلوک های دیگر دچار اشتباه نشوند. وظیفه بلوک Control Logic تعیین MSB و LSB عدد تبدیل شده است. وظیفه بلوک DAC تهیه ولتاژ $V(D)$ به منظور عملیات مقایسه سازی است.

$$V(D) = 2^{n-1} \times Q = 2^{n-1} \times \frac{V_{ref}}{2^n} = \frac{1}{2} V_{ref}$$

که در این جا $V(D)$ نصف مقدار V_{ref} است .

مقایسه کننده ولتاژ ورودی $V(i)$ را با سیگنال خروجی DAC یعنی $V(D)$ مقایسه کرده و اگر $V(i)$ بزرگتر از $V(D)$ باشد 1 در D_7 باقی می ماند و اگر $V(i)$ کوچکتر از $V(D)$ باشد عدد 1 از D_7 برداشته می شود و به بیت با ارزش بعدی یعنی D_6 فرستاده می شود . بنابراین یک 1 در خروجی های رجیستر گردش داده می شود تا در نهایت معادل باینری V_i به دست آید.




شکل ۹-۲ . بلوک دیاگرام یک مبدل آنالوگ به دیجیتال با تقریب متوالی

بررسی تراشه ADC0804

ADC0804 تراشه ای 20 پایه در بسته بندی DIP به منظور تبدیل سیگنال آنالوگ به یک عدد 8 بیتی دیجیتال با استفاده از روش تقریب متوالی ساخته شده است .

از مشخصات این تراشه اینکه، با تغذیه 5 ولت می تواند سیگنال آنالوگ DC از 0 تا 5 ولت را تبدیل به عدد دیجیتال 8 بیتی نماید. اتلاف توانی در حدود 15mW و زمان تبدیلی معادل 100μs دارد. از آن جای که میزان دقت ADC0804 8بیت می باشد. ولتاژ ورودی به 2^8 حالت (۲۵۶ حالت) تقسیم می شود با ولتاژ مرجع 5 ولتی هر قسمت مقداری برابر 0.01953 ولت می شود . برای مثال زمانی که نتیجه تبدیل عدد 11111111 یا (FFH) باشد در ورودی ولتاژ 5 ولت وجود دارد . خطای تبدیل در این مبدل معادل 1 LSB یا ۰/۰۱۹۵۳ می باشد.

نمای پایه های ADC0804 در شکل ۹-۲ به تصویر کشیده شده است:



شکل ۹-۳. شیوه ی وصل کردن پایه های ADC0804 در مدار

زمانی که Data از خروجی های D0 تا D7 خوانده می شود. ترکیب پایه های \overline{CS} و \overline{RD} در حالت LOW قرار می گیرند تا اینکه لچ های خروجی عدد 8 بیت دیجیتال را تولید نمایند. اگر هر دو پایه ی \overline{CS} و \overline{RD} در وضعیت High باشند خروجی های D0 تا D7 در وضعیت شناور قراردارند. عملیات تبدیل زمانی آغاز می شود که پایه های \overline{CS} و \overline{WR} در وضعیت Low قرار داشته باشند. در این حالت رجیستر 8 بیتی Reset می شود. هر زمانی که \overline{WR} به وضعیت High برگردد عملیات انجام می شود.

پایه های CLKIN پایه ورودی کلاک پالس است. این فرکانس می تواند مقداری مابین 100Hz تا 800KHz داشته باشد.

پایه \overline{INTR} در وضعیت High باقی می ماند تا زمانی که عملیات تبدیل کامل شود.


ولتاژ تفاضلی آنالوگ ورودی از طریق پایه های $V(+)$ و $V(-)$ وارد مبدل می شود. زمانی که ورودی تک باشد می بایست پایه $V(-)$ به زمین متصل شود.

AGND و DGND میبایست به ترتیب جهت تامین Ground برای سیگنال های آنالوگ و دیجیتال به زمین متصل شوند.

میبایست ولتاژ مرجع نصف ولتاژ تغذیه بوده و یا برابر مقدار ولتاژ اعمال شده به پایه ۹، $(\frac{V_{ref}}{2})$ باشد.

کلاک پالس مورد نیاز برای ADC0804 را می تواند از یک منبع خارجی و یا از یک شبکه RC خارجی که به پایه CLK IN (پایه ۴) متصل است تامین کرد. شکل ۴-۹ یک شبکه RC خارجی متصل شده به پایه های CLK R و CLK IN را نشان می دهد که کلاک پالس مورد نیاز برای ADC را تامین می کند. فرکانس تولید شده از رابطه زیر تبعیت می کند :


$$f_{clk} = \frac{1}{1.1 RC} \text{ (Hz)}$$



شکل ۴-۹. تولید کننده کلاک داخلی ADC0804

شکل ۵-۹ مدار مبدل آنالوگ به دیجیتال با استفاده از تراشه ADC0804 می باشد. مقدار سیگنال آنالوگ ورودی از طریق ولوم VR2 تعیین می شود. پایه ی $V_{in}(-)$ نیز به دلیل تبدیل تک قطبی به زمین متصل شده است ولتاژ مرجع برای پایه ۹، $(\frac{V_{ref}}{2})$ توسط ولتاژ ۵V و تقسیم کننده ی ولتاژ R_1 و R_2 و VR_1 تامین می شود. ترکیب مقاومت R_3 و خازن C_1 تعیین کننده مقدار فرکانس ورودی در پایه ی CLKIN می باشد.

به منظور فعال سازی تراشه پایه های \overline{CS} و \overline{RD} مستقیماً به زمین متصل شده اند. عملیات تبدیل با یکبار Low شدن پایه های \overline{INTR} و \overline{WR} آغاز و نتیجه تبدیل به روی ۸ عدد LED متصل به پایه های D_0 تا D_7 نمایش داده می شود.



شکل ۹-۵. مدار مبدل آنالوگ به دیجیتال ADC0804

بررسی مشخصات تراشه ADC0809


ADC0809 تراشه ای 28 پایه در بسته بندی DIP، مبدل آنالوگ به دیجیتالی 8 بیتی به روش تقریب متوالی است که شامل ۸ کانال ورودی به منظور تبدیل سیگنال آنالوگ به دیجیتالی ساخته شده است. همانند ADC0804 با تغذیه تک 5 ولت می تواند سیگنالی ما بین 0 ولت تا 5 ولت را به یک عدد 8 بیتی دیجیتالی تبدیل نماید. این تراشه 15mW اتلاف توان دارد.

عملیات تبدیل همانند ADC0804 است، بدین گونه که شامل ۸ ورودی آنالوگ می باشد که به یک مالتی پلکسر ۸ کاناله متصل می شود از آنجاییکه میزان دقت ADC0809 ۸ بیت می باشد. ورودی آنالوگ را به ۲۵۶ قسمت مجزا تقسیم می نماید. با ولتاژ مرجع ۵Vdc، هر قسمت نشان دهنده ی 0.01953 V می باشد. بدین ترتیب به ازای هر تغییر در LSB می بایست ولتاژ آنالوگی معادل 0.01953 ولت در ورودی تغییر نماید. کد دیجیتالی خروجی 00000000 نشان دهنده ولتاژ ورودی صفر ولت می باشد و 11111111 نشان دهنده ی $4.9805 \text{ V} = 5 \text{ V} \times \left(\frac{255}{256}\right)$ می باشد.

۸ کانال ترکیبی می تواند ۸ نتیجه تبدیل مجزا را به همراه داشته باشد.

کلاک پالس ورودی می تواند فرکانسی ما بین 10KHz تا 1280KHz داشته باشد. در بهترین شرایط به ازای فرکانس ورودی 640KHz زمان تبدیل $100 \mu\text{s}$ می باشد.

شکل ۶-۹ تمامی پایه های ADC0809 را نمایش می دهد:



شکل ۶-۹. شیوه ی وصل کردن پایه های آی سی در مدار

پایه های 5, 4, 3, 2, 1, 26, 27 به ترتیب ورودی های کانال های IN0 تا IN7 می باشد.

همچنین پایه های 21, 20, 19, 18, 15, 14, 17 نیز خروجی های دیجیتالی D0 تا D7 هستند.


پایه 10 محل ورود سیگنال کلاک پالس است. در مدارات آزمایشگاهی می توان علاوه بر پایه شماره 11 (VCC)، پایه شماره 12Vref (+) را نیز مستقیماً به تغذیه اصلی وصل نمود.

این کار زمانی که ولتاژ تغذیه از پایداری نسبتاً خوبی برخوردار نباشد باعث کم شدن دقت ADC می شود. هر کدام از ورودی های مبدل می تواند بصورت جداگانه توسط صفر و یا یک شدن پایه های ADDA و ADDB و ADDC که به ترتیب پایه های شماره 25, 24, 23 می باشند به منظور عملیات تبدیل انتخاب شوند.

برای مثال اگر این سه پایه در وضعیت صفر باشند ورودی IN0 انتخاب می شود. این تراشه عموماً برای استفاده در کنار میکروپروسورها قرار می گیرد.


پایه های START, EOC, ALE می توانند به خطوط کنترل باس استاندارد CPU متصل شوند. زمانی که عملیات تبدیل با موفقیت انجام شود پایه EOC که به CPU وصل شده نقش وقفه را ایفا کرده و تغییر حالت می دهد. با فعال کردن پایه OE توسط CPU عملیات تبدیل آغاز می شود. با فعال کردن پایه های ALE و START تراشه ی ADC0809 ریست شده و عملیات تبدیل دوباره آغاز می شود.

مدار شکل ۷-۹ یک نمونه مدار کاربردی به منظور استفاده بهینه از ADC0809 می باشد.




شکل ۷-۹ مدار مبدل آنالوگ به دیجیتال با ADC0809

در این مدار پایه ی EOC مستقیماً به START وصل شده است. پایه CLK و ALE نیز به یکدیگر متصل شده اند و محل ورود سیگنال کلاک پالس نیز این دو پایه می باشد. ولتاژ ورودی به پایه IN0 در این مدار توسط VR1 تعیین می شود، ولتاژ بقیه ورودی ها نیز توسط شبکه تقسیم مقاومتی R1 تا R7 تعیین می شود. کانال های ورودی IN0 تا IN7 توسط سوئیچ های SW1 ، SW2 ، SW3 انتخاب می شوند. LED ها نیز نتیجه تبدیل را به صورت یک عدد دیجیتالی ۸ بیتی نمایش می دهند .



شکل ۸-۹

آزمایش ۹-۱: مبدل آنالوگ به دیجیتال ADC0804



شکل ۹-۹

مراحل انجام آزمایش:


- ۱- مدار مبدل آنالوگ به دیجیتال ADC0804 را روی قاب آزمایش قرار دهید. منبع تغذیه را روشن کنید.
- ۲- با استفاده از مولتی متر دیجیتال ولتاژ ورودی $\frac{V_{ref}}{2}$ (پین ۹) را اندازه گیری کنید و به آرامی ولوم V_{R1} را تنظیم کنید تا ولتاژ اندازه گیری شده به ۲.۵ V برسد. این کار رنج ولتاژ ورودی آنالوگ ADC0804 را از 0 تا 5V تنظیم می کند.
- ۳- جامپر را در موقعیت ۱ قرار دهید. وضعیت LED ها را مشاهده و در جدول ۹-۱ ثبت کنید.
- ۴- جامپر را از موقعیت ۱ خارج کنید خروجی دیجیتال با تغییرات ورودی آنالوگ تغییر خواهد کرد.
- ۵- ولتاژ ورودی آنالوگ (پین ۶) را اندازه گیری کنید و به آرامی V_{R2} را تنظیم کنید تا ولتاژ اندازه گیری شده به 0 برسد.

۶- ولتاژ ورودی آنالوگ را طبق جدول ۹-۱ بوسیله ی پتانسیومتر V_{R2} تنظیم کنید و مراحل ۴ و ۵ را تکرار کنید .

جدول ۹-۱

ولتاژ ورودی آنالوگ (V)	خروجی دیجیتال			
	مقدار محاسبه شده		مقدار اندازه گیری شده	
	باینری	هگزادسیمال	باینری	هگزادسیمال
0.0	00000000	00	00000000	00
0.5	00011001	19	00011010	1A
1.0	00110011	33	00110011	33
1.5	01001100	4C	01001101	4D
2.0	01100110	66	01101000	68
2.5	10000000	80	10000011	83
3.0	10011001	99	10011111	9F
3.5	10110011	B3	10111010	BA
4.0	11001101	CD	11011000	D8
4.5	11100110	E6	11110000	F0
5.0	11111111	FF	11111111	FF

آزمایش ۹-۲: مبدل آنالوگ به دیجیتال ADC0809



شکل ۹-۱۰

مراحل انجام آزمایش :

۱- مدار مبدل آنالوگ به دیجیتال ADC0809 را که در مازول RN-E806 قرار دارد روی قاب آزمایش قرار دهید و منبع تغذیه را روشن کنید.

۲- یک موج مربعی با دامنه ۷.۵ V و فرکانس ۱۲۰ KHz همراه با ۲.۵ V آفست (حد بالا مساوی ۵ V و حد پایین ۰ V) به ورودی کلاک اعمال نمایید.

۳- کلیدهای SW1 و SW2 و SW3 را به زمین متصل نمایید .

۴- ولتاژ آنالوگ را طبق جدول ۹-۲ بوسیله ی پتانسیومتر VR1 را با دقت تنظیم کنید .

۵- حالت LED ها را برای هر ولتاژ ورودی آنالوگ مشاهده و در جدول ۹-۲ ثبت کنید .

۶- ولتاژ ورودی های IN1 تا IN7 را محاسبه و در جدول ۹-۲ ثبت کنید .

۷- وضعیت کلیدهای SW1 و SW2 و SW3 را طبق جدول ۳-۹ تنظیم کنید تا یکی از ورودی های IN1 تا IN7 در هر زمان به عنوان ورودی آنالوگ انتخاب شود.

۸- حالت LED ها را مشاهده کرده و در جدول ۳-۹ ثبت کنید.

جدول ۲-۹

ولتاژ ورودی آنالوگ (V)	خروجی دیجیتال			
	مقدار اندازه گیری شده		مقدار محاسبه شده	
	هگزا دسیمال	باینری	هگزا دسیمال	باینری
0.0	00	00000000	00	00000000
0.5	1B	00011010	19	00011001
1.0	32	00110100	33	00110011
1.5	4E	01001110	4C	01001100
2.0	67	01100111	66	01100110
2.5	81	10000001	80	10000000
3.0	9B	10011011	99	10011001
3.5	B4	10110100	B3	10110011
4.0	3F	11001111	CC	11001100
4.5	E8	11101000	E6	11100110
5.0	FF	11111111	FD	11111101

جدول ۳-۹

SW3	SW2	SW1	ورودی آنالوگ (مقدار محاسبه شده)		خروجی دیجیتال (مقدار اندازه گیری شده)	
			پورت و رودی	ولتاژ	باینری	هگزا دسیمال
GND	GND	+5V	IN ₁	4.28	11011011	DB
GND	+5V	GND	IN ₂	3.57	10110110	B6
GND	+5V	+5V	IN ₃	2.85	10010010	92
+5V	GND	GND	IN ₄	2.14	01101101	3D
+5V	GND	+5V	IN ₅	1.42	01101101	5D
+5V	+5V	GND	IN ₆	0.71	00100101	25
+5V	+5V	+5V	IN ₇	0	00000000	00

فصل دهم

مبدل دیجیتال به آنالوگ

اهداف :


- بررسی عملکرد کلی مبدل های دیجیتال به آنالوگ
- بررسی عملکرد تراشه DAC0800
- بررسی چگونگی تولید خروجی های تک قطبی و دو قطبی در تراشه DAC0800

مقدمه

مبدل های دیجیتال به آنالوگ برای تبدیل سیگنال های اطلاعات دیجیتال دریافت شده یا ذخیره شده یا نتایج حاصل از محاسبات به سیگنال های آنالوگ تا بتوان توسط سیگنال آنالوگ سیستمی را کنترل یا عملکرد های دیگری را انجام داد.

شیوه ی عملکرد مبدل دیجیتال به آنالوگ

به طور خلاصه ، مبدل های دیجیتال به آنالوگ ابزاری هستند که سیستم های دیجیتالی با دنیای خارج ارتباط برقرار می کنند. یک مبدل دیجیتال به آنالوگ ورودی دیجیتال را به ولتاژ یا جریان آنالوگ خروجی تبدیل می کند. نمای شماتیک یک مبدل دیجیتال به آنالوگ ۴ بیتی در شکل ۱-۱۰ نشان داده شده است.




شکل ۱-۱۰. مبدل دیجیتال به آنالوگ ۴ بیتی (نمای شماتیک)

جدول ۱-۱۰

D_3	D_2	D_1	D_0	V_{out}	D_3	D_2	D_1	D_0	V_{out}
0	0	0	0	0	1	0	0	0	8
0	0	0	1	1	1	0	0	1	9
0	0	1	0	2	1	0	1	0	10
0	0	1	1	3	1	0	1	1	11
0	1	0	0	4	1	1	0	0	12
0	1	0	1	5	1	1	0	1	13
0	1	1	0	6	1	1	1	0	14
0	1	1	1	7	1	1	1	1	15

ورودی های دیجیتال D_3, D_2, D_1, D_0 به طور معمول به خروجی رجیستر یک سیستم دیجیتال متصل می شوند. جدول درستی مبدل دیجیتال به آنالوگ ۴ بیتی را نشان می دهد که کلمه باینری ورودی یک سیگنال خروجی گسسته را تولید می کند و در خروجی مبدل ۲۴ یا ۱۶ سطح ولتاژ مختلف را داریم که شامل صفر نیز می شود.

شکل ۱۰-۲. بلوک دیاگرام یک نمونه مبدل دیجیتال به آنالوگ را نشان می‌دهد.




شکل ۱۰-۲. بلوک دیاگرام مبدل دیجیتال به آنالوگ

DAC شامل یک منبع تولید کننده ولتاژ مرجع بسیار دقیق، سوئیچ های کنترل شده ی دیجیتال، شبکه مقاومتی و یک OpAmp است. هر کدام از مقاومت های شبکه مقاومتی به یکی از ورودی های دیجیتال متصل شده اند که از این طریق به ولتاژ مرجع متصل می شود سر دیگر مقاومتها به نقطه جمع OpAmp متصل است. در اینجا حالت های ورودی های دیجیتال حالت سوئیچ ها را مشخص می کند. OpAmp جریانهای تولید شده توسط مقاومت ها را به ولتاژ در خروجی تبدیل می نماید.

معرفی تراشه DAC0800

DAC0800 یک مبدل دیجیتال به آنالوگ ۸ بیتی شامل منبع ولتاژ مرجع، شبکه مقاومتی R-2R و سوئیچ های ترانزیستوری است.


شکل زیر پایه های این تراشه را نشان می‌دهد:



شکل ۱۰-۳. شیوه ی وصل کردن مبدل دیجیتال به آنالوگ به مدار

منبع تغذیه مورد نیاز این تراشه ± 4.5 ولت تا ± 18 ولت است . به ازای تغذیه ± 5 ولت اتلاف توانی معادل 33mW و زمان نشست می معادل 88ns دارد . به دلیل وجود جریان های خروجی متقارن (I_{out} و $\overline{I_{out}}$) می تواند خروجی های تک قطبی (ولتاژ مثبت) و یادو قطبی (ولتاژ مثبت یا منفی) در خروجی تولید نماید .

شکل ۱۰-۴ یک نمونه مدار پیشنهادی تک قطبی شامل DAC0800 و تقویت کننده UA741 را نشان می دهد :



شکل ۱۰-۴ . مدار مبدل دیجیتال به آنالوگ توسط DAC0800

$V_{ref}(-)$ از طریق مقاومت R_2 زمین شده است و $V_{ref}(+)$ نیز از طریق مقاومت R_1 به تغذیه +5 متصل شده است . بدین ترتیب جریان I_{ref} قابل محاسبه است :

$$I_{ref} = \frac{V_{ref}}{R_1}$$


بدین ترتیب جریان خروجی I_{out} برابر است با :

$$I_{out} = \frac{V_{ref}}{R_1} \left(\frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right)$$

I_{out} جریان جاری شده از DAC0800 می باشد که توسط OpAmp به ولتاژ تبدیل می شود .

$$V_{out} = I_{out} \cdot R_3$$

شکل زیر مبدل دیجیتال به آنالوگ دو قطبی شامل DAC0800 و UA741 را نشان می‌دهد:



شکل ۱۰-۵. مدار مبدل دیجیتال به آنالوگ توسط DAC0800

پایه ی $\overline{I_{out}}$ از DAC0800 به ورودی غیر معکوس کننده OpAmp متصل شده است .


در این حالت خروجی OpAmp برابر است با :

$$V_{out} = (I_{out} - \overline{I_{out}}) R_4$$

$$I_{FS} = \overline{I_{out}} + I_{out}$$

$$V_{out} = 2 I_{out} R_4 - I_{FS} R_4$$

آزمایش ۱۰-۱: مبدل دیجیتال به آنالوگ تک قطبی مبتنی بر DAC0800



شکل ۱۰-۶

مراحل انجام آزمایش:

- ۱- مدار مبدل دیجیتال به آنالوگ تک قطبی مبتنی بر DAC0800 را که در مازول RN-E806 قرار دارد را در قاب آزمایش قرار دهید. جامپر ۱ را در مدار قرار دهید تا جریان خروجی DAC0800 (pin 4) را به ورودی (pin 2) UA741 اعمال شود.
- ۲- مقدار هر پله را محاسبه و در جدول ۱۰-۱ ثبت کنید.
- ۳- کلیدهای ورودی D0 تا D7 را در موقعیت‌های +5V و "1" و "0" = GND قرار دهید.
- ۴- با استفاده از معادله‌های زیر جریان خروجی I_{out} و ولتاژ خروجی V_{out} را محاسبه و در جدول ۱۰-۱ ثبت کنید.

$$I_{out} \approx \frac{V_{ref}}{R_1} \left(\frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right)$$

$$V_{out} = I_{out} R_3$$

۵- جامپر ۱ را از مدار خارج کرده و جریان I_{out} را با قراردادن یک آمپر متر بین خروجی DAC0800 و ورودی A741 را اندازه گیری کرده و نتایج را در جدول ۲-۱۰ ثبت کنید .

مقدار هر پله = 0/01953

۶- مولتی متر دیجیتال را از مدار خارج کنید و جامپر ۱ وارد مدار کنید و ولتاژ خروجی V_{out} را توسط ولتمتر اندازه گیری کنید و در جدول ۲-۱۰ ثبت کنید .

۷- براساس کدهای دیجیتال لیست شده در جدول ۲-۱۰ ، کلید های D_0 تا D_7 را تغییر دهید و مراحل ۵ و ۶ را تکرار کنید و نتایج را در جدول ۲-۱۰ ثبت کنید.

جدول ۲-۱۰. مقدار پله = 0.018

ورودی دیجیتال								خروجی آنالوگ			
D_0 D_1 D_2 D_3 D_4 D_5 D_6 D_7								V_{OUT} (ولت)		I_{OUT} (آمپر)	
								محاسبه شده	اندازه گیری شده	محاسبه شده	اندازه گیری شده
0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	0	0	0	1	0.0195	0.018	0.042	0.004
0	0	0	0	0	0	1	0	0.0391	0.037	0.083	0.0082
0	0	0	0	0	1	0	0	0.0781	0.076	0.0166	0.0165
0	0	0	0	1	0	0	0	0.1562	0.153	0.0332	0.033
0	0	0	1	0	0	0	0	0.3125	0.308	0.0665	0.066
0	0	1	0	0	0	0	0	0.6250	0.618	0.133	0.132
0	1	0	0	0	0	0	0	1.25	1.241	0.27	0.265
1	0	0	0	0	0	0	0	2.5	2.47	0.53	0.53
1	1	1	1	1	1	1	1	5	4.93	1.06	1.055

آزمایش ۱۰-۲: خروجی ولتاژ DAC0800 دو قطبی

مراحل انجام آزمایش:

۱- مبدل DAC0800 را که درماترول RN-E806 قرار دارد را در قاب آزمایش قرار دهید و جامپر های ۱ و ۲ را در مدار قرار دهید.

۲- مقدار پله را محاسبه در جدول ۱۰-۲ ثبت کنید.

۳- کلید های D_0 تا D_7 را در وضعیت 00000000 قرار دهید.

۴- با استفاده از معادله های زیر مقدارهای V_{out} را محاسبه و در جدول ۱۰-۲ ثبت کنید.

$$I_{out} \approx \frac{V_{ref}}{R_1} \left(\frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right)$$

$$V_{out} = 2I_{out}R_4 - I_{FS}R_4$$

۵- با استفاده از مولتی متر دیجیتال ، ولتاژ خروجی V_{out} را اندازه گیری و در جدول ۱۰-۲ ثبت کنید.

۶- جامپر ۱ را از مدار خارج کرده و جریان I_{out} را اندازه گیری کنید و نتایج را در جدول ۱۰-۲ ثبت کنید.

۷- جامپر ۲ را از مدار خارج کرده و جامپر ۱ را در مدار قرار دهید و جریان خروجی $\overline{I_{out}}$ را اندازه گیری و در جدول ۱۰-۲ ثبت کنید.

۸- مقدار $\overline{I_{out}} + I_{out}$ را محاسبه و در جدول ۱۰-۲ ثبت کنید.

۹- با استفاده از کد های دیجیتال لیست شده در جدول ۱۰-۲ ، کلید های D_0 تا D_7 را تغییر داده و نتایج را در جدول ۱۰-۲ ثبت کنید.

جدول ۱۰-۳. مقدار هر پله = 0.04

ورودی دیجیتال								خروجی آنالوگ				
D_7 D_6 D_5 D_4 D_3 D_2 D_1 D_0								محاسبه شده	مقدار اندازه گیری شده			
								V_{out}	V_{out}	I_{out}	$\overline{I_{out}}$	$I_{out} + \overline{I_{out}}$
0	0	0	0	0	0	0	0	-5	-4.89	0	1.054	1.054
0	0	0	0	0	0	1	0	-4.902	-4.81	0.0081	1.045	1.0531
0	0	0	0	1	0	0	0	-4.668	-4.58	0.033	1.021	1.054
0	0	1	0	0	0	0	0	-3.731	-3.66	0.132	0.922	1.054
0	1	1	1	1	1	1	1	0	0	0.524	0.529	1.053
1	0	0	0	0	0	0	0	0	0.04	0.529	0.524	1.053
1	0	0	0	0	0	1	0	0.098	0.12	0.537	0.516	1.053
1	0	0	0	1	0	0	0	0.332	0.35	0.562	0.491	1.053
1	0	1	0	0	0	0	0	1.27	1.27	0.661	0.392	1.053
1	1	0	0	0	0	0	0	2.57	2.51	0.794	0.259	1.053
1	1	1	1	1	1	1	1	5	4.94	1.054	0	1.054

فصل یازدهم


مدولاتور PWM

اهداف

- تشکیل یک نمونه مدولاتور PWM با استفاده از تراشه 741
- بررسی مشخصات و مدارهای پایه تراشه ۵۵۵
- تشکیل یک نمونه مدولاتور PWM با استفاده از تراشه ۵۵۵

تعریف مدولاسیون PWM

مدولاسیون PWM نوعی از مدولاسیون است که در آن سیگنال آنالوگ به منظور ارسال به سیگنال دیجیتال تبدیل می‌شود. در این نوع مدولاسیون سیگنال پیام (با دامنه‌های متفاوت) به یک رشته پالس متوالی با فرکانس و دامنه‌ی ثابت تبدیل می‌شود اما پهنای هر پالس متناسب با دامنه سیگنال پیام است. رابطه‌ی بین سیگنال مدوله PWM در شکل زیر نمایش داده شده است.




شکل ۱۱-۱. ارتباط بین سیگنال پیام و pwm

مدولاتور PWM با استفاده از مقایسه کننده

یک پالس ژنراتور (تولید کننده موج مربعی) یا یک مولتی ویراتور منواستابل می‌تواند به عنوان تولید کننده‌ی سیگنال PWM مورد استفاده قرار گیرد. شکل ۱۱-۲ یک پالس ژنراتور متشکل شده از تراشه 741 را که در خروجی، سیگنال PWM تولید می‌کند را نشان می‌دهد. مقادیر R_2 و $V_{in}(+)$ و C_2 تعیین کننده مقدار سیگنال خروجی مدار می‌باشد تراشه ۷۴۱ در این مدار به عنوان مقایسه کننده عمل می‌نماید. ولتاژ مرجع اعمال شده به پایه ۳ توسط مقادیر R_1 و V_{R1} تعیین می‌شود ترکیب مقاومت و خازن R_2 و C_2 مسیر شارژ و دشارژ مدار می‌باشد. زمانی که سیگنال پیام به ورودی اعمال نشده است ولتاژ مرجع DC یعنی $V_{in}(+)$ می‌تواند با استفاده از V_{R1} تغییر کند. اگر ولتاژ مرجع $V_{in}(+)$ ثابت تنظیم شود و سیگنال پیام به ورودی مدار اعمال شده باشد سیگنال پیام با سطح DC تنظیم شده توسط V_{R1} جمع می‌شود و بدین ترتیب مقدار ولتاژ مرجع به نسبت تغییرات دامنه پیام تغییر خواهد کرد.


در نتیجه سیگنال مدوله PWM در خروجی مقایسه کننده تولید خواهد شد.




شکل ۱۱-۲ مدولاتور عرض پالس بر مبنای ۷۴۱

مدولاتور PWM با استفاده از تراشه ۵۵۵

مدار داخلی و شمای پایه‌های تراشه ۵۵۵ در شکل‌های ۱۱-۳ و ۱۱-۴ نمایش داده شده است.



شکل ۱۱-۳ شیوه‌ی وصل‌آی سی LM555 به مدار



شکل ۱۱-۴ مولتی وایبراتور LM 555

اگر هیچ سیگنالی به ورودی پایه ۵ یعنی control voltage اعمال نشود ولتاژ مرجع مقایسه کننده های داخلی بالایی و پایینی به ترتیب به مقدار $\frac{2}{3}V_{CC}$ و $\frac{V_{CC}}{3}$ خواهد رسید .


این مقادیر ولتاژهای مرجع می توانند به طور خارجی به ورودی پایه ی control voltage اعمال شوند .

در عمل اگر نخواهیم از این پایه استفاده کنیم می بایست آن را از طریق یک خازن 10nf به زمین بای پس کنیم.

یک مولتی وایبراتور آستابل مبتنی بر تراشه ۵۵۵ در شکل ۱۱-۴ نمایش داده شده اند.


شکل موج خروجی مربعی بوده و فرکانسش توسط مقادیر R_1 و R_2 و C_1 تعیین می شود.

مطابق با فرمول ثابت زمانی زمان شارژ t_1 برابر است با $0.693 \times (R_1 + R_2) \times C_1$ و زمان دشارژ t_2 برابر است با $0.693 \times R_2 \times C_1$ و دوره تناوب حاصل جمع t_1 و t_2 می باشد . شکل موج نقاط مختلف مدار در شکل ۱۱-۵ نمایش داده شده اند.



شکل ۱۱-۵ شکل موج های مولتی ویبراتور مونو آستابل ۵۵۵


مدار شکل ۱۱-۶ یک مولتی ویبراتور منواستابل متشکل از تراشه ۵۵۵ می باشد. زمانی که سطح تریگر از مقدار $+12$ ولت به مقدار صفر می رسد یک پالس در خروجی به وجود می آید که عرض پالس توسط رابطه ی $1.1R_1 \times C_1$ تعیین می گردد که در این حالت اگر مقدار R_1 برابر با 10 کیلو اهم و مقدار C_1 برابر با 10nf پهنای پالس تولید شده برابر با 110 میکروثانیه می باشد.




شکل ۱۱-۶. مولتی ویبراتور مونو LM555

اگر پایه تریگر با سیگنال کلاکی کمتر از 12KHZ تحریک شود. خروجی مدار یک پالس مثبت خواهد بود به این ترتیب با اتصال سیگنال پیام به ورودی پایه control voltage سیگنال PWM در خروجی تایمر 555 ظاهر می شود.

شکل ۱۱-۷ یک مدولاتور عرض پالس با استفاده از دو تایمر LM555 نشان می‌دهد. در این مدار U_1 و U_2 نقش مولتی مترهای آستانه و منو آستانه را ایفا می‌کنند. با ترکیب این دو بخش مدار مدولاتور عرض پالس کامل می‌شود. کلاک تریگر مولتی ویبراتور منو آستانه (U_2) از طریق خروجی مولتی ویبراتور آستانه (U_1) (پایه ۳) تامین می‌شود. سیگنال پیام به پایه ۱ control voltage، U_2 (پایه ۵) متصل شده است و سیگنال PWM در خروجی (پایه ۳) ظاهر می‌شود.




شکل ۷-۱۱ مدولاتور عرض پالس



شکل ۸-۱۱

آزمایش ۱۱-۱: مدولاتور پهنای پالس با استفاده از 741



شکل ۱۱-۹

مراحل انجام آزمایش:

- ۱- مدار مدولاتور PWM با LM741 را که در مازول RN – E807 قرار دارد را در قاب آزمایش قرار دهید.
- ۲- پتانسیومتر V_{R1} را طوری تنظیم کنید که ولتاژ پایه ی $V_{in}(+)$ ورودی صفر شود و سپس جامپر ۱ را در مدار قرار دهید.
- ۳- یک موج سینوسی با فرکانس 500HZ و دامنه ی $4V_{p-p}$ به ورودی پیام اعمال نمایید.
- ۴- با استفاده از اسیلوسکوپ شکل موج های ورودی و خروجی (پایه ی ۶) را مشاهده و در جدول ۱۱-۱ ثبت کنید.
- ۵- جامپر ۱ و سیگنال ورودی را از مدار خارج کرده و توسط پتانسیومتر V_{R1} ولتاژ پایه ورودی $V_{in}(+)$ را به 6V برسانید.
- ۶- جامپر ۱ و سیگنال ورودی را دوباره به مدار اعمال نمایید.
- ۷- با استفاده از اسیلوسکوپ شکل موج های ورودی و خروجی (پایه ی ۶) را مشاهده و در جدول ۱۱-۱ ثبت کنید.
- ۸- جامپر ۱ و سیگنال ورودی را از مدار خارج کنید و توسط پتانسیومتر V_{R1} ولتاژ پایه ی ورودی $V_{in}(+)$ را به -6V برسانید.


۹- جامپر ۱ و سیگنال ورودی را دوباره به مدار اعمال نمایید.

۱۰- با استفاده از اسیلوسکوپ شکل موج‌های ورودی و خروجی (پایه ی ۶) را مشاهده و در جدول ۱-۱۱ ثبت کنید.

۱۱- جامپر ۱ و سیگنال ورودی را از مدار خارج کنید و توسط پتانسیومتر V_{R1} ولتاژ پایه ی ورودی $V_{in}(+)$ را روی $0V$ تنظیم کنید و سپس جامپر ۱ را در مدار قرار دهید.

۱۲- دامنه سیگنال ورودی به $10V$ پیک تاپیک برسانید و مراحل ۴ تا ۱۰ را تکرار کرده و نتایج را در جدول ۲-۱۱ ثبت کنید.

آزمایش ۱۱-۲ مدولاتور پهنای پالس با استفاده از LM555



شکل ۱۱-۱۰

۱- مدار مدولاتور PWM را که روی ماژول RN – E807 قرار دارد را در قاب آزمایش قرار دهید.

۲- یک موج مربعی با فرکانس 1KHZ و دامنه $5V_{p-p}$ را به ورودی پیام اعمال نمایید.

۳- با استفاده از اسیلوسکوپ شکل موجهای نقاط T1 و خروجی را مشاهده کرده البته V_{R1} را طوری تنظیم کنید تا یک موج مستطیلی (نه با چرخه کاری ۵۰٪) داشته باشیم.

۴- مد کوپلینگ اسیلوسکوپ را در روی حالت DC قرار دهید. شکل موج خروجی را در جدول ۱۱-۳ ثبت کنید.

۵- یک موج مثلثی به ورودی اعمال نمایید و مرحله ۴ را تکرار کنید.







۶- یک موج سینوسی به ورودی اعمال نمایید و مرحله ۴ را تکرار کنید.

۷- دامنه ورودی را به $3V_{p-p}$ برسانید و مراحل ۴ تا ۶ را تکرار کرده و نتایج را در جدول ۱۱-۴ ثبت کنید.

جدول ۱۱-۱. $V_m = 6V_{p-p}$, $f_m = 500\text{Hz}$

بایاس dcVin (+)	شکل موج ورودی	شکل موج خروجی
0 V		
6 V		
-6 V		




جدول ۱۱-۲. $V_m = 10V_{p-p}$, $f_m = 500\text{Hz}$

بایاس dcVin (+)	شکل موج ورودی	شکل موج خروجی
0 V		
6 V		
-6 V		

جدول ۱۱-۳. $V_m = 5V_{p-p}$, $f_m = 1KHZ$

سیگنال	شکل موج خروجی
ورودی	شکل موج ورودی
موج مربعی	<p>CH1: 5.00V 2.00V Time 200.0us</p> <p>Upp(1) = 15.4V Freq(1) = 12.50kHz Upp(2) = 4.48V</p>
موج مثلثی	<p>CH1: 5.00V 2.00V Time 200.0us</p> <p>Freq(1) = 11.36kHz Upp(2) = 4.80V Freq(2) = 1.000kHz</p>
موج سینوسی	<p>CH1: 5.00V 2.00V Time 200.0us</p> <p>Freq(1) = 11.36kHz Upp(2) = 4.88V Freq(2) = 996.0Hz</p>

جدول ۴-۱۱. $V_m = 3V_{p-p}$, $f_m = 1\text{KHZ}$

سیگنال ورودی	شکل موج خروجی شکل موج ورودی
موج مربعی	 <p>CH1: 5.00V CH2: 2.00V Time 200.0us</p>
موج مثلثی	 <p>CH1: 5.00V CH2: 2.00V Time 200.0us</p>
موج سینوسی	 <p>CH1: 5.00V CH2: 2.00V Time 200.0us</p>

فصل دوازدهم

دمدولاتورهای PWM

اهداف :


- فهمیدن شیوه عملکرد دمدولاتور عرض پالس
- پیاده سازی یک دمدولاتور عرض پالس با استفاده از یک آشکار ساز تولید شده

مقدمه

مدولاسیون عرض پالس در فصل ۱۱ بطور مفصل توضیح داده شده است. مدارهای تولید کننده موج مربعی و مولتی وایبراتور مونو آستابل استفاده شده تا سیگنال PWM تولید شود. برای بازیافت کردن سیگنال صوتی اصلی از یک سیگنال PWM یک دیکودر یا دمدولاتور در مدار گیرنده نیاز است.



دو تکنیک عمومی برای دمدولاسیون عرض پالس وجود دارد. یک روش اینکه سیگنال PWM باید ابتدا تبدیل به یک سیگنال مدوله شده دامنه پالس شود و سپس از یک فیلتر پایین گذر عبور داد. با فرض اینکه سیگنال PWM نشان داده شده در شکل ۱۲-۱ (الف) به یک انتگرال گیر و مدار نگه دارنده اعمال شود. وقتی لبه مثبت پالس ظاهر شود انتگرال گیر یک سیگنال رمپ تولید می کند که دامنه اش با عرض پالس متناسب است پس از لبه منفی، مدار نگه دارنده بیشترین شیب ولتاژ را برای داشتن یک دوره تناوب نگه می دارد و سپس ولتاژ خروجی را مجبور به صفر شدن می کند. بصورت نشان داده شده در شکل ۱۲-۱ (ب) شکل موج V_C نشان داده شده در شکل ۱۲-۱ (پ) مجموعی از V_b و یک دنباله ای از دامنه ثابت و پالس با عرض ثابت تولید شده توسط دمدولاتور می باشد. این سیگنال سپس به ورودی مدار برش دهنده اعمال می شود که قسمت پایین سیگنال ولتاژ تریشلد V_{th} را برش می دهد و باقیمانده در خروجی باقی می ماند.

بنابراین در خروجی مدار برش دهنده یک سیگنال PWM موجود می باشد که دامنه اش متناسب با عرض سیگنال PWM می باشد. بصورتی که در شکل ۱۲-۱ (ت) نشان داده شده است. در نهایت، سیگنال PAM از یک فیلتر پایین گذر عبور داده می شود و سیگنال اصلی بدست می آید. که به ترتیب شکل های ۱۲-۱ (الف) تا ۱۲-۱ (ت) در زیر نشان داده شده است.




شکل ۱۲-۱. PWM به PAM

تکنیک دیگر برای دمدولاسیون کردن یک سیگنال PWM در شکل ۱۲-۲ نشان داده شده است. که از یک آشکار تولید شده و یک فیلتر پایین گذر تشکیل شده است. سیگنال های حامل و PWM به ورودی های آشکار ساز تولیدی اعمال می کنیم و سپس یک رشته پالس متوالی که پهنای پالس هایش با پهنای پالس PWM نسبت معکوس دارد در خروجی ظاهر می شود. پس از این مرحله سیگنال V_a از یک فیلتر پایین گذر عبور داده شده و در نهایت سیگنال دمدوله شده در خروجی بدست خواهد آمد.



شکل ۱۲-۲. نمایش دمدولاسیون PWM با آشکارساز تولیدی

شکل ۱۲-۳ مدار داخلی تراشه MC1496 را نمایش می دهد. زوج تقویت کننده های تفاضلی Q_5 و Q_6 به منظور راه اندازی تقویت کننده های تفاضلی Q_1 و Q_2 و Q_3 و Q_4 به کار رفته است.



شکل ۱۲-۳. مدار داخلی MC1496


ترانزیستورهای Q_7 و Q_8 یک منبع جریان را تشکیل داده اند که جریان تقویت کننده های Q_5 و Q_6 را تامین می نماید.

گین کلی تراشه MC1496 به وسیله مقاومت های از خارج متصل شده بین پایه های ۲ و ۳ کنترل خواهد شد.

برای دمدوله کردن سیگنال PWM، سیگنال مدوله PWM میبایست به پایه های ۱ و ۴ اعمال شود و سیگنال حامل به پایه های ۸ و ۱۰ جریان بایاس به عهده پایه ۵ می باشد که بوسیله یک مقاومت سری با منبع تغذیه تامین خواهد شد. چون این دمدولاتور دارای ۲ خروجی می باشد از یکی بعنوان خروجی آشکار ساز و از دیگری به عنوان AGC (کنترلر گین اتوماتیک) استفاده شده است.


دمدولاتور PWM مبتنی بر تراشه MC1496 در شکل ۴-۱۲ نمایش داده شده است. این مدار شباهت زیادی به آشکار سازهای AM، SSB، DSB-SC دارد. تقویت کننده های U_1 و U_2 وظیفه کنترل دامنه سیگنال ورودی مدوله PWM را بر عهده دارند. همچنین این دو تقویت کننده وظیفه نگه داشتن دامنه حامل ما بین دو سطح ولتاژ $300mV_{P-P}$ و $1400mV_{P-P}$ را نیز به عهده خواهند داشت (این عمل باعث خواهد شد که آشکار ساز در ناحیه خطی عمل نماید)

مقاومت R_7 که بین پایه های ۲ و ۳ تراشه MC1496 قرار داده شده است وظیفه کنترل گین را دارد. همچنین خازنهای C_1 و C_2 و C_4 و C_5 و C_9 وظیفه حذف مولفه های dc سیگنال را بر عهده دارند. مقاومت های متغیر VR_1 و VR_2 وظیفه کنترل گین تراشه های U_1 و U_2 را بر عهده دارند. هم چنین VR_3 وظیفه کنترل دامنه سیگنال PWM اعمال شده در ورودی به مدار آشکار ساز را عهده دار است. در انتها نیز تقویت کننده U_4 به عنوان یک فیلتر پایین گذر درجه ۲ (فیلتر فعال) فرکانس های پایین را عبور خواهد داد.



شکل ۴-۱۲ دمدولاتور PWM

آزمایش ۱۲-۱: دمدولاتور پهنای پالس



شکل ۱۲-۵




مراحل انجام آزمایش :




- ۱- مدار مدولاتور PWM که در مازول RN - E807 قرار دارد را در قالب آزمایش مدار قرار دهید.
- ۲- مدار مدولاتور PWM آزمایش ۱۱-۲ را بسته و یک موج سینوسی با دامنه $3V_{p-p}$ و فرکانس 700Hz به ورودی پیام اعمال نمایید.
- ۳- نقطه ی T_1 در مدار مدولاتور PWM را به ورودی حامل مدار دمدولاتور PWM(IN1) اعمال نمایید .
- ۴- سیگنال خروجی مدار مولاتور PWM را به ورودی مدار دمدولاتور PWM(IN2) اعمال نمایید .
- ۵- پتانسیومتر VR_1 را تغییر دهید تا یک سیگنال خروجی با حداقل اغتشاش در خروجی آپ امپ U_1 بدست آوریم.
- ۶- ولوم ها را در مدار مدولاتور و دمدولاتور تنظیم کنید تا یک سیگنال دمدوله شده مطمئن در خروجی بدست آورید.

۷- با استفاده از اسیلوسکوپ ، شکل موج های ورودی PWM و خروجی U_1 و خروجی U_2 و خروجی MC1496 (پایه ی ۱۲) و سیگنال دمدوله شده PWM و سیگنال حامل را مشاهده و در جدول ۱۲-۱ ثبت کنید .




۸- با حفظ تمام شرایط و فقط تغییر فرکانس ورودی به ۵۰۰Hz مراحل ۷ تا ۵ را تکرار کرده و نتایج را در جدول ۱۲-۲ ثبت کنید .



جدول ۱۲-۱: $V_m = 3V_{P-P}$ و $f_m = 700\text{ Hz}$

نقطه تست	شکل موج خروجی
ورودی حامل	
ورودی PWM	
خروجی U_1	

<p>خروجی U_2</p>	
<p>خروجی MC14 96 (پین ۱۲)</p>	
<p>خروجی سیگنال دمدوله شده PWM</p>	

جدول ۱۲-۲. $V_m = 3V_{p-p}$ و $f_m = 500\text{Hz}$

نقطه تست	شکل موج خروجی
ورودی کریتر	
ورودی PWM	
خروجی U1	
خروجی U2	

<p>خروجی MC1496 (پین ۱۲)</p>	
<p>سیگنال خروجی دمدوله شده PWM</p>	

فصل سیزدهم


مدولاتور FSK

اهداف :

- بررسی اساس کار مدولاتورهای FSK
- اندازه گیری سیگنال FSK
- تشکیل یک مدولاتور FSK به کمک تراشه XR2206

در مخابرات دیجیتال ریپیترها می توانند سیگنال های دیجیتال را تولید و آن ها را در مقابل نویز توانا سازند. اما سیگنال های دیجیتال عموماً در قطعات فرکانس بالا دچار اعوجاج شده و در انتقال اطلاعات در فواصل دور به سادگی افت می کنند . بمنظور از بین بردن این عیب از یک نوع مدولاسیون استفاده می شود .

مدولاسیون FSK (Frequency Shift Keying) یک نوع از انواع مدولاسیون های FM است که به ازای سیگنال دیجیتالی ورودی ، دو فرکانس مختلف در خروجی را تغییر می دهد. ارتباط بین سیگنال دیجیتال ورودی و سیگنال خروجی مدولاتور FSK در شکل ۱-۱۳ نشان داده شده است :



شکل ۱-۱۳ . رابطه ی بین سیگنال های FSK و دیجیتال


فرکانس FSK معادل f_1 متناظر با بخش High سیگنال دیجیتال و فرکانس FSK معادل f_2 متناظر با بخش Low سیگنال دیجیتال در این شکل است .

تکنیک مدولاسیون FSK در سطح وسیعی در مخابرات دیجیتال کاربرد دارد .

عموماً در مدولاسیون FSK به ازای ورودی 1 دیجیتال ، فرکانس سیگنال خروجی معادل 2124Hz و به ازای ورودی 0 معادل 2975Hz است .

در خطوط تلفن عموماً فرکانس 1 را معادل 1070Hz و فرکانس 0 را معادل 1270Hz قرار می دهند . به فرکانس اختلاف ما بین فرکانسهای High و Low فرکانس gap گفته می شود که اغلب در حدود 200Hz است .

در این بخش ما از دو فرکانس 500Hz و 2KHz برای مدولاسیون FSK استفاده می نمائیم . یک اسیلاتور کنترل شده با ولتاژ (VCO) به سادگی می تواند این دو فرکانس را تولید نماید. شکل زیر یک نمونه مدار کاربردی مدولاتور FSK با استفاده از تراشه XR2206 را نشان می دهد :



شکل ۱۳-۲. مدار مدولاتور FSK

فرکانس تولید شده توسط این مدولاتور از رابطه زیر حاصل می شود :

V_{CC} تغذیه اصلی مدار است که می بایست به پایه ی شماره ۴ وصل شود . V_{in} ولتاژ وارد شده به Current switch و سپس V_{CO} است که میبایست به پایه شماره ۹ متصل شود. اگر V_{CC} را همواره ثابت در نظر بگیریم ، مقادیر V_{R1} و V_{R2} و V_{in} تصمیم گیرنده در ارتباط با تولید دو فرکانس 500Hz و 2KHz در خروجی این مدولاتور هستند .

محدودیت های این مدولاتور در زیر آمده است :

$$0 \leq V_{R1} \text{ و } V_{R2} \leq 5K$$

$$0 \leq V_{in} \leq V_{CC}$$

$$10(v) \leq V_{CC} \leq 26(v)$$


به منظور تولید دقیق فرکانس‌های 500Hz و 2KHz سیگنال دیجیتال ورودی (برای مثال سیگنال TTL) می بایست به سیگنالی مناسب برای ورود به VCO تبدیل شود .

$$f_1 = \frac{1}{(R_1 + V_{R1})C}$$

$$f_2 = \frac{1}{(R_2 + V_{R2})C}$$


بنابراین با تنظیم مناسب V_{R1} و V_{R2} در سطوح سیگنال 1 و 0 می‌توان فرکانسهای 500Hz و 2KHz را دقیقاً در خروجی VCO تولید نمود .

هر دو OpAmp در این مدولاتور تشکیل فیلتر پایین گذر می‌دهند ؛ این دو فیلتر باعث تغییر شکل سیگنال FSK از حالت مربعی به حالت سینوسی می‌شوند حال سیگنال تولید شده FSK از طریق میکسر و آنتن می‌تواند در رنج فرکانسی RF مورد استفاده قرار گیرد .



شکل ۳-۱۳

آزمایش ۱۳-۱: مدولاتور FSK





شکل ۱۳-۴

مراحل انجام آزمایش:




- ۱- مدار مدولاتور FSK را که در مازول RN-E808 قرار دارد را روی قاب آزمایش قرار دهید. جامپر ۲ را در مدار قرار دهید.
- ۲- یک ولتاژ 5V dc به ورودی سیگنال دیجیتال (IN) اعمال نمایید. با استفاده از اسیلوسکوپ، فرکانس خروجی XR2206 را مشاهده و پتانسیومتر V_{R2} را طوری تنظیم کنید تا فرکانس 2kHz بدست آید و سپس نتایج را در جدول ۱۳-۱ ثبت کنید.
- ۳- با استفاده از اسیلوسکوپ، سیگنال خروجی FSK را مشاهده و در جدول ۱۳-۱ ثبت کنید.
- ۴- ورودی سیگنال دیجیتال (IN) را به زمین متصل نمایید. با استفاده از اسیلوسکوپ، فرکانس خروجی XR2206 را مشاهده کنید و پتانسیومتر V_{R1} را طوری تنظیم کنید تا فرکانس 2.2KHZ بدست آید و نتیجه را در جدول ۱۳-۱ ثبت کنید.
- ۵- با استفاده از اسیلوسکوپ سیگنال خروجی FSK را مشاهده و در جدول ۱۳-۱ ثبت کنید.
- ۶- خروجی TTL منبع تولید سیگنال را روی 100HZ تنظیم کنید و سپس خروجی منبع را به ورودی سیگنال دیجیتال متصل نمایید. با استفاده از اسیلوسکوپ، شکل موج ورودی مدار و خروجی FSK را مشاهده و ثبت کنید.

۷- فرکانس خروجی منبع تولید کننده سیگنال را به 5KHz تغییر داده و مرحله ۶ را تکرار کنید.

جدول ۱-۱۳

سیگنال ورودی	شکل موج خروجی FSK
0v	
5v	

جدول ۱۳-۲

فرکانس ورودی	100HZ
شکل موج ورودی	
خروجی FSK 50Hz	
خروجی FSK 100Hz	

فصل چهاردهم

دمدولاتور FSK

اهداف :

- تشریح آشکار سازی FSK به کمک حلقه قفل فاز (PLL)
- بررسی عملکرد OpAmp به عنوان مقایسه کننده برای آشکار سازی سیگنال FSK

مقدمه


در بخش قبل توانستیم سیگنال دیجیتال را به سیگنال FSK تبدیل نماییم . در گیرنده برای آشکار سازی سیگنال دیجیتال مدوله شده در فرستنده ، دمدولاتور FSK لازم است . حلقه قفل فاز (PLL) انتخابی مناسب برای این هدف می باشد.

PLL با استفاده از دنبال کردن فرکانس و فاز سیگنال ورودی سیستم را کنترل می کند. PLL کاربرد فراوان در مخابرات آنالوگ و دیجیتال دارد . به عنوان مثال در مدولاتور AM و FM انتخاب کننده فرکانس و گیرنده های تلویزیون های رنگی کاربرد وسیع دارد.

اساساً PLL از ۳ بلوک اصلی تشکیل شده است :


۱. آشکار ساز فاز
۲. فیلتر پایین گذر و تقویت کننده
۳. اسیلاتور کنترل شده با ولتاژ

شکل ۱۴-۱ بلوک دیاگرام کلی PLL را نشان می دهد :



شکل ۱۴-۱ . بلوک دیاگرام PLL

در این آزمایش ما از تراشه حلقه قفل فاز LM565 به عنوان دمدولاتور FSK استفاده نموده ایم . این تراشه در فرکانس های کمتر از 500KHz به خوبی کار می کند . تغذیه مورد نیاز ± 5 ولت می باشد که از پایه های شماره ۱۰ (VCC) و شماره ۱ (VEE) تأمین می شود . سیگنال مدوله FSK به ورودی آشکار ساز وارد می شود .



شکل ۱۴-۲

پایه شماره ۶ ولتاژ مرجع برای مقایسه کننده را تهیه می کند .

ترکیب مقاومت داخلی R_x و خازن خارجی C_3 بعنوان فیلتر پایین گذر عمل می کند. ولوم VR_1 و خازن C_2 تعیین کننده فرکانس free-running در خروجی VCO می باشد.

به سیگنال خروجی VCO سیگنال free-running گفته می شود . در این آزمایش فرکانس سیگنال free-running از رابطه زیر قابل محاسبه است :


$$f_o = \frac{1.2}{4 VR_1 C_2}$$

زمانی که فرکانس ورودی f_i در مقابل فرکانس VCO یعنی f_o قرار گیرد ممکن است عمل قفل رخ دهد. فرکانس قفل در این آزمایش از رابطه زیر محاسبه می‌شود:

$$f_L = \frac{8 f_o}{V_c} = \frac{8 f_o}{V_{cc} - V_{EE}}$$

در این مدار مقاومت‌های R_3 ، R_4 ، R_5 و خازنهای C_3 ، C_4 ، C_5 به عنوان فیلتر پایین گذر برای کاهش ریبیل خروجی دمدولاتور FSK که با سیگنال TTL تطابق دارد.

شکل ۱۴-۲ دمدولاتور FSK استفاده شده در این آزمایش را نشان می‌دهد:



شکل ۱۴-۳. دمدولاتور FSK

آزمایش ۱۴-۱ : دمدولاتور FSK

مراحل انجام آزمایش :

۱- مدار دمدولاتور FSK را که روی ماژول RN-E808 قرار دارد را روی قاب آزمایش قرار دهید. ورودی عمودی اسیلوسکوپ را به خروجی $VCO (T_1)$ متصل نمایید. فرکانس خروجی LM565 را مشاهده و پتانسیومتر V_{R1} را طوری تنظیم کنید تا به فرکانس 2.1KHZ برسد.

نکته : درون هر IC LM565، یک مدار VCO قرار دارد که در اینجا از آن برای تنظیم فرکانس میانی (فرکانس میانگین، فرکانس بالا و پایین) و در نتیجه تنظیم دیوتی سیکل پالس مربعی خروجی FSK به کار می رود.




۲- یک موج سینوسی با فرکانس 2kHz و دامنه $2V_{p-p}$ را به ورودی (IN) اعمال نمایید. ورودی عمودی اسیلوسکوپ را روی حالت DC قرار دهید و شکل موج خروجی را مشاهده کرده و نتیجه را در جدول ۱۴-۱ ثبت کنید.

۳- فرکانس را به 2.2KHZ برسانید و مرحله ۲ را تکرار کنید.




۴- مدار دمدولاتور FSK را کامل کرده و یک موج مربعی TTL با فرکانس 50HZ به ورودی دمدولاتور FSK اعمال نمایید.

۵- خروجی دمدولاتور FSK را به ورودی دمدولاتور FSK متصل نمایید. با استفاده از اسیلوسکوپ شکل موج خروجی دمدوله شده را مشاهده و در جدول ۱۴-۲ ثبت کنید.

$$V_{in} = 2 V_{P-P} \cdot 10^{-14}$$

فرکانس ورودی	شکل موج خروجی
2 KHZ	
2.2 KHZ	
T1 VCO	

جدول ۱۴-۲

فرکانس ورودی مدولاتور FSK	شکل موج ورودی قبل از مدولاسیون	شکل موج ورودی دمدولاتور FSK	شکل موج خروجی دمدولاتور FSK
50 Hz			

فصل پانزدهم

سیستم CVSD

اهداف

- مطالعه درباره اساس سیستم DM
- مطالعه در باره اساس سیستم CVSD
- بیان کردن مدولاتور و دمدولاتور CVSD

مقدمه

مدولاسیون دلتا (DM) تکنیکی از نوع کدینگ پالس ها می باشد که به نسبت مدولاسیون PCM به سخت افزاری به مراتب ساده تری نیازمند است. همچنین به جای ارسال نمونه های خودش درگیر ارسال اختلاف مابین هر نمونه سیگنال آنالوگ و هر سیگنال از قبل فرستاده شده است.

DM خطی


شکل های ۱-۱۵ و ۲-۱۵ بلوک دیاگرام و شکل موج های یک سیستم DM خطی را نشان می دهد. شیوه عملکرد یک سیستم DM در زیر توضیح داده شده است.

۱- سیگنال ورودی آنالوگ بعد از نمونه برداری بصورت یک سیگنال پله ای در می آید، که توسط مجموعه ای از ایمپالس های وزن دار دلتا (Δ) تولید شده است. اگر سیگنال ورودی آنالوگ $S(t)$ از سیگنال نمونه برداری شده $\overline{S(t)}$ بزرگتر باشد. خروجی مقایسه گر $\Delta(t)$ ، $+1$ می شود و در خروجی ضرب کننده ($P_O(t)$) یک ایمپالس مثبت ظاهر می شود انتگرال گیر موجود از ایمپالس مثبت انتگرال می گیرد و $\overline{S(t)}$ توسط Δ افزایش خواهد یافت .


۲- اگر $S(t) < \overline{S(t)}$ باشد خروجی مقایسه گر در سطح LOW قرار می گیرد و خروجی مقایسه گر $\Delta(t)$ ، -1 می شود و خروجی ضرب کننده ($P_O(t)$) یک ایمپالس منفی ظاهر می شود. انتگرال گیر از ایمپالس منفی انتگرال می گیرد و $\overline{S(t)}$ توسط Δ کاهش می یابد.

۳- خروجی ضرب کننده $P_O(t)$ ترکیبی از ایمپالس های منفی و مثبت می باشد. ایمپالس مثبت یک سطح HIGH را بوجود می آورد و ایمپالس منفی یک سطح LOW را بوجود می آورد. بنابراین سیگنال خروجی DM ($P_T(t)$) یک رشته اطلاعات باینری می شود.

۴- در دمدولاتور، از رشته اطلاعات دریافت شده $P_T(t)$ توسط انتگرال گیر انتگرال گرفته می شود که مشخصات یکسانی با انتگرال گیر مدولاتور دارد انتگرال گیر یک خروجی آنالوگ $\widehat{S(t)}$ تولید می کند. که بسیار شبیه سیگنال $S(t)$ است. فیلتر پایین گذر مولفه دندانه اری را از $\widehat{S(t)}$ خارج کرده و سیگنال آنالوگ $S(t)$ را بازسازی می کند .




شکل ۱۵-۱. بلوک دیاگرام سیستم DM



شکل ۱۵-۲. شکل موج های سیستم DM

در سیستم های DM عملی پله های سیگنال تقریب زده شده (نمونه برداری شده) بصورت ایمپالس های انتگرال گیری شده نشان داده نمی شود. چون در عمل تولید ایمپالس غیر ممکن است در عوض سیگنال تقریب زده شده معمولاً از قطعه موج های مثلثی تشکیل شده است که توسط پالس های گرفته شده با دوره تناوب های محدود تولید شده است. که در شکل ۳-۱۵ در جایی که سیگنال پالس تولید شده توسط یک ژنراتور پالس نشان داده شده است.



شکل ۳-۱۵. سیگنال های ورودی و نمونه های انتگرال گیری شده


چون شیب انتگرال گیر و فرکانس قطار پالس در یک سیستم خاص ثابت هستند ماکزیمم مقدار افزایش یا کاهش سیگنال تقریب ثابت است. اگر شیب سیگنال ورودی بسیار زیاد باشد سیگنال تقریب (نمونه) نمی تواند آن را تعقیب کند. این اثر شیب بیش از حد (SLOPE-OVER LOADING) نامیده می شود که در شکل ۳-۱۵ (الف) نشان داده شده است. در شکل ۳-۱۵ (ب) شیب سیگنال ورودی بسیار کم است بنابراین موج های دندانه اری با فرکانس بالا به سیگنال تقریب اضافه می شود.

این نقیصه در هنگام استفاده از سیستم مدولاسیون دلتا با شیب متغیر پیوسته می تواند بوجود آید.

بطور اساسی شیب انتگرال گیر در سیستم CVSD، پیوسته با شیب سیگنال ورودی افزایش و کاهش می یابد.

سیستم CVSD (Continuously variable slope delta)

بلوک دیاگرام سیستم CVSD در شکل ۴-۱۵ نشان داده شده است. شیوه عملکرد سیستم CVSD در قسمت زیر توضیح داده شده است.



شکل ۴-۱۵. بلوک دیاگرام سیستم CVSD


۱- وقتی آشکار ساز n تا $1S$ یا $0S$ متوالی را در خروجی DM نمایش می‌دهد همانند شکل (الف) ۳-۱۵، ما می‌فهمیم که شیب انتگرال گیر بسیار کم می‌باشد و شیب بطور پیوسته به یک مقدار مناسب افزایش می‌یابد.

۲- وقتی آشکار ساز n عدد داده متفاوت متوالی را نشان می‌دهد. همانند شکل (ب) ۳-۱۵، ما می‌فهمیم که شیب انتگرال گیر بسیار زیاد است و شیب بطور پیوسته به یک مقدار مناسب کاهش یافته است.


۳- مقدار n در آزمایش، با ۳ مشخص شده است.

توضیح مدار عملی

شکل ۵-۱۵ و ۶-۱۵ مدولاتور و دمدولاتور CVSD عملی را نشان می‌دهد.



شکل ۱۵-۵. مدولاتور CVSD



شکل ۱۵-۶. دمدولاتور CVSD

۱- مدولاتور CVSD

الف- برای مدولاسیون CVSD، ورودی M/\bar{I} تراشه U_1 باید به ولتاژ 5V وصل گردد. A-IN ورودی آنالوگ است. D-OUT خروجی دیجیتال مدوله شده می باشد. پایه CLK-OUT تراشه U_2 خروجی پالس ساعت می باشد. فرکانس پالس ساعت در محدوده 50KHZ تا 100KHZ قابل تنظیم می باشد. هر نمونه در لبه منفی پالس ساعت رخ می دهد.

ب- مولفه dc سیگنال ورودی آنالوگ روی پایه A-IN توسط خازن کوپلاژ C_1 حذف می شود و مقدار پیک تا پیک مولفه ac نباید از 4V بیشتر یا کمتر باشد.

ج- سیگنال مدوله شده روی پایه D-OUT یک قطار پالس با سطح TTL می باشد.


۲- دمدولاتور CVSD

الف- پایه D-IN ورودی سیگنال مدوله شده CVSD می باشد و پایه DMA-OUT خروجی سیگنال بازسازی شده آنالوگ می باشد.

ب- روی لبه منفی پالس ساعت، دمدولاتور اطلاعات مدوله شده CVSD را دریافت می کند و سیگنال آنالوگ اصلی بدست می آید.


شکل ۷-۱۵ سیستم CVSD که شامل تولید کننده کلاک پالس U_2 و مدولاتور CVSD U_1 دمدولاتور CVSD U_8 را نشان می دهد. U_1 و U_8 هر دو آی سی MC34115 را استفاده می کند. وقتی پایه ی M/\bar{I} به 5V وصل می شود این آی سی بعنوان یک مدولاتور CVSD استفاده می شود. وقتی پایه ی M/\bar{I} به 0V وصل می شود این آی سی بعنوان یک دمدولاتور CVSD استفاده می شود. سیگنال ورودی آنالوگ به پایه ورودی مدولاتور A-IN اعمال می شود و اطلاعات مدوله شده CVSD در پایه خروجی D-OUT ظاهر می شود. اطلاعات مدوله شده CVSD به طور مستقیم به ورودی دمدولاتور (D-IN) اعمال می شود و سیگنال آنالوگ بازسازی شده در خروجی دمدولاتور ظاهر می شود بعلاوه سیستم CVSD سیگنال پالس ساعت یکسانی استفاده می کند تا دمدولاتور با مدولاتور همزمان شود.

مدارهای کامل مدولاتور و دمدولاتور CVSD که در ماژول RN-E810 قرار دارد در شکل ۸-۱۵ نشان داده شده است.



شکل ۱۵-۷. مازول RN-E810

آزمایش ۱۵-۱: مدولاتور CVSD



شکل ۱۵-۸

مراحل انجام آزمایش :

- ۱- مدار دمدولاتور CVSD را که در مازول RN - E810 قرار دارد را در قاب آزمایش قرار دهید .
- ۲- ورودی اسیلوسکوپ را به سر خروجی CLK متصل نمایید . فرکانس خوانده شده از خروجی CLK را با یک پتانسیومتر V_{R1} به ۹۰ KHZ برسانید .
- ۳- یک موج سینوسی با فرکانس ۱ KHZ و دامنه ی V_{p-p} ۱ را به ورودی A-IN اعمال نمایید .
- شکل موج ها و فرکانس پایه های A-OUT و D-OUT را مشاهده و در جدول ۱۵-۱ ثبت کنید . سیگنال روی پایه ی D-OUT یک سیگنال دیجیتال CVSD است و سیگنال روی پایه ی A-OUT یک سیگنال تقریب می باشد .
- ۴- با استفاده اسیلوسکوپ دارای قابلیت ذخیره سازی ، شکل موج های پایه های A-OUT و D-OUT را اندازه گیری و در

حالت ثابت نگه دارید .

در نقطه ی که سیگنال D-OUT در حالت حداقل (LOW) قرار دارد سیگنال A-OUT (در حال افزایش یا کاهش) است.










در نقطه ی که سیگنال D-OUT در حالت حداکثر (HIGH) قرار دارد سیگنال A-OUT (در حالت افزایش یا کاهش) است

اسیلوسکوپ را در حالت HOLD قرار دهید و شکل موج های CLK و D-OUT را مشاهده نمایید . سیگنال D-OUT در لبه ی منفی (مثبت یا منفی) از پالس ساعت تغییر کرده است .


۵- یک موج سینوسی با دامنه ی 1V پیک تا پیک و فرکانس 3KHZ به ورودی A-IN اعمال نموده و در مرحله ی ۳ را تکرار کنید.

۶- یک موج سینوسی با دامنه ی 1V پیک تا پیک و فرکانس 200HZ به ورودی A-IN اعمال نموده و مرحله ۳ را تکرار کنید .

جدول ۱۵-۱. مدولاتور CVSD (فرکانس پایه CLK = 90KHZ)

IN	ورودی	شکل موج و فرکانس A-OUT	شکل موج و فرکانس D- OUT
200 HZ			
1 KHZ			
3 KHZ			

آزمایش ۱۵-۲ : دمدولاتور CVSD



شکل ۱۵-۹

مراحل انجام آزمایش :

- ۱- جامپرهای ۲ و ۶ را در مدار دمدولاتور CVSD، که در مازول RN – E810 قرار دارد، قرار دهید .
- ۲- یک موج سینوسی با دامنه ی $1V_{p-p}$ و فرکانس 1KHZ به ورودی A-IN اعمال نمایید. شکل موج روی پایه‌های D-OUT و DMA-OUT (مربوط به دمدولاتور) را در جدول ۱۵-۲ ثبت کنید.
- سیگنال خروجی DMA-OUT و سیگنال A-IN را مقایسه کنید.
- یا سیگنال DMA-OUT با سیگنال A-IN مشابه است؟
- ۳- یک موج سینوسی با دامنه 1V پیک تا پیک و فرکانس 3KHZ را به پایه ی A-IN اعمال نمایید و مرحله ۲ را تکرار کنید.
- در این حالت DMA-OUT شبیه تر به سیگنال A-IN است؟







آیا مولفه دندانه اره ای سیگنال DMA-OUT افزایش یافته است؟

۴- یک موج سینوسی با دامنه 1V پیک تا پیک و فرکانس 200Hz به ورودی A-IN اعمال نمایید و مرحله ۲ را تکرار کنید.


در این حالت سیگنال DMA-OUT شبیه تر به سیگنال A-IN است؟

آیا مولفه دندانه اره ای سیگنال DMA-OUT افزایش یافته است؟

جدول ۱۵-۲. دمدولاتور CVSD (CLK OUT = 90 KHz)

سیگنال ورودی (A-IN)	شکل موج و فرکانس DMD-OUT	شکل موج و فرکانس DMA-OUT
1KHz $1V_{P-P}$		
3KHz $1V_{P-P}$		
200Hz $1V_{P-P}$		

آزمایش ۱۵-۳: فیلتر پایین گذر












شکل ۱۵-۱۰


مراحل انجام آزمایش:

- ۱- جامپرهای ۲ و ۸ را در مدار قرار دهید تا مدار سیستم CVSD که در شکل ۱۵-۷ نشان داده شده کامل شود.
- ۲- یک موج سینوسی با دامنه ۱V پیک تا پیک و فرکانس 1KHZ به ورودی A-IN اعمال نمایید. شکل موج ها و فرکانس های روی پایه های D-OUT , DMA-OUT و خروجی فیلتر را مشاهده و در جدول ۱۵-۳ ثبت کنید. پتانسیومتر V_{R2} را بچرخانید تا سیگنال خروجی فیلتر با سیگنال A-IN مشابه شود.
- ۳- یک موج سینوسی با دامنه $1V_{p-p}$ و فرکانس 3KHz به ورودی A-IN اعمال نمایید و مرحله ی ۲ را تکرار کنید.
- ۴- یک موج سینوسی با دامنه $1V_{p-p}$ و فرکانس 200Hz به ورودی A-IN اعمال نمایید و مرحله ی دو را تکرار کنید.

جدول ۱۵-۳. فیلتر پایین گذر (CLK OUT = 90KHZ)

A-IN	شکل موج و فرکانس DMD-OUT	شکل موج و فرکانس DMA-OUT	خروجی فیلتر
1 KHz			
3 KHz			
200 Hz			

آزمایش ۱۵-۴ : سیستم CVSD با پالس های ساعت مختلف















شکل ۱۵-۱۱

مراحل انجام آزمایش :

- ۱- مدار سیستم CVSD با قرار دادن جامپرهای ۲ و ۶ و ۸ در مدار کامل کنید .
- ۲- یک موج سینوسی با دامنه 1V پیک تا پیک و فرکانس 1KHZ را به ورودی A-IN اعمال نمایید فرکانس سیگنال خروجی CLK را به کمک پتانسیومتر V_{R1} روی 90KHZ تنظیم کنید. شکل موج ها و فرکانس های خروجی های DMA-OUT و D-OUT و خروجی LPF را در جدول ۴-۱۵ ثبت نمایید. با تنظیم پتانسیومتر V_{R2} سیگنال خروجی LPF را مشابه با سیگنال A-IN نمایید .
- ۳- فرکانس سیگنال خروجی CLK را به 50KHZ برسانید و مرحله ۲ را تکرار کنید.
- ۴- فرکانس سیگنال خروجی CLK را به 70KHZ برسانید و مرحله ۲ را تکرار کنید.
- ۵- فرکانس سیگنال خروجی CLK را به 100KHZ برسانید و مرحله ۲ را تکرار کنید.

جدول ۱۵-۴. شیوه عملکرد سیستم CVSD با پالس های ساعت متفاوت (سینوسی $1V_{p-p}$ و 1KHz ورودی A-IN)

فرکانس خروجی CLK	شکل موج و فرکانس D-OUT	شکل موج و فرکانس DMA-OUT	شکل موج و فرکانس LPF-OUT
50 KHZ	 <p>$f = 17.141 \text{ KHz}$ $V_{p-p} = 5.1 \text{ V}$</p>	 <p>$f = 999.73 \text{ Hz}$ $V_{p-p} = 1.06 \text{ V}$</p>	 <p>$f = 999.98 \text{ Hz}$ $V_{p-p} = 1.51 \text{ V}$</p>
70 KHZ	 <p>$f = 23.153 \text{ KHz}$ $V_{p-p} = 5.1 \text{ V}$</p>	 <p>$f = 1 \text{ KHz}$ $V_{p-p} = 1.1 \text{ V}$</p>	 <p>$f = 999.93 \text{ Hz}$ $V_{p-p} = 1.5 \text{ V}$</p>
90 KHZ	 <p>$f = 29.764 \text{ KHz}$ $V_{p-p} = 5.7 \text{ V}$</p>	 <p>$f = 999.86 \text{ KHz}$ $V_{p-p} = 1.04 \text{ V}$</p>	 <p>$f = 999.94 \text{ Hz}$ $V_{p-p} = 1.51 \text{ V}$</p>
100 KHZ	 <p>$f = 33.002 \text{ KHz}$ $V_{p-p} = 5.7 \text{ V}$</p>	 <p>$f = 1 \text{ KHz}$ $V_{p-p} = 1.06$</p>	 <p>$f = 999.94 \text{ Hz}$ $V_{p-p} = 1.55$</p>

فصل شانزدهم

مدولاتور و دمدولاتور ASK

اهداف :

- بررسی اساس کار مدولاتور ASK
- بررسی نحوه عملکرد ضرب کننده ها
- بررسی نحوه عملکرد آشکار ساز Push
- بررسی نحوه عملکرد دمدولاتور ASK
- نحوه تبدیل موج سینوسی به مربعی توسط مقایسه کننده

مقدمه

زمانی که نیاز است که یک سیگنال دیجیتال از یک کانالی عبور داده شود می توان سیگنال دیجیتال را به سیگنالی تبدیل کرد که نسبت به صفر و یک شدن سیگنال حامل در خروجی دامنه سیگنال مدوله شده را به نسبت کم و زیاد کند . این سیگنال ممکن است در گیرنده دمدوله شود و توسط PCM و یا واحد های دیگر به همان کد دیجیتال اولیه که در گیرنده وارد شده تبدیل گردد . در اینجا منظور از کانال می تواند کانال تلفن ، خطوط میکروویو رادیو و یا کانال ماهواره باشد .


مدولاسیون به این معنی است که سیگنال مدوله شونده نسبت به یکی از مشخصات سیگنال حامل مورد تغییر قرار گیرد . اگر تغییر در فرکانس سیگنال انجام شود ملقب به FSK ، اگر در دامنه باشد ASK و اگر در فاز سیگنال باشد PSK خواهد بود .

رابطه زیر سیگنال مدوله شده ASK را بیانگر است :

$$X_{ASK}(t) = A_i \cos(\omega_c t + \Phi_0) \quad 0 \leq t \leq T, \quad i = 1, 2, 3, \dots, M$$

زمانی که A_i در مقادیر متفاوت تا M داشته باشد فرکانس ω_c و فاز Φ حتماً ثابت است .

اگر $M=2$ باشد یعنی $A_1=0$ و $A_2=A$ می تواند مقداری دلخواه داشته باشد . سیگنال خروجی $X_{ASK}(t)$ مانند یک سیگنال باینری مدوله شده به شکل ۱-۱۶ است :




شکل ۱-۱۶ . سیگنال مدوله شده ASK

به این نوع مدلاسیون On - Off Keying (OOK) نیز می گویند .


در شکل ۲-۱۶ یک مدولاتور ASK نشان داده شده است. سیگنال A ، سیگنال بایاس DC می باشد، سیگنال حامل همان $V_C(t)$ است که مقداری برابر با $V_C(t) = A_C \cos 2\pi f_c t$ دارد و سیگنال $V_D(t)$ سیگنال ورودی است که یک سیگنال دیجیتال است $V_T(t)$ سیگنال مدوله شده خارج شده از مدولاتور است که طبق رابطه زیر تعریف می شود :

$$V_T(t) = [V_D(t) + A] A_C \cos(2\pi f_c t)$$



شکل ۲-۱۶. بلوک دیاگرام مدولاتور ASK

شکل ۳-۱۶ مدار مدولاتور ASK به کار برده شده در این آزمایش را نشان می دهد :



شکل ۳-۱۶. مدولاتور ASK


$V_T(t)$ سیگنال خروجی این بلوک است که در حقیقت همان سیگنال مدوله ASK است که از رابطه زیر بدست آمده است :

$$V_C(t) = \frac{V_D(t) V_C(t)}{10} + a V_C(t)$$


در اینجا a سیگنال DC تولید شده توسط ولوم VR_1 می باشد اگر حامل برابر با $V_C(t) = A_C \cos 2\pi f_c t$ باشد $V_T(t)$ برابر است با

$$V_T(t) = \left[\frac{1}{10} V_D(t) + a \right] A_C \cos(2\pi f_c t)$$

سیگنال مدوله شده $V_T(t)$ دارای دو مقدار $V_{high} = 5(V)$ و $V_{low} = 0(V)$ می باشد. با تغییر ولوم VR_1 می توان a را در رابطه تغییر و در نتیجه سطوح ولتاژ ASK را به آسانی تغییر داد.



شکل ۱۶-۴. دمدولاتور ناپیوسته ASK




شکل ۱۶-۵. دمدولاتور پیوسته ASK

دمدولاتور ASK

دمدولاتور ASK سیگنال وارد شده به دمدولاتور ASK در فرستنده را استخراج می نماید .

همچنین شکل ۱۶-۶ بلوک دیاگرام دمدولاتور ASK به کار رفته در این آزمایش به همراه سیگنالهای وارد شده و خارج شده به مازول را بطور کامل نشان داده است :




شکل ۱۶-۶. بلوک دیاگرام دمدولاتور ASK

آشکار ساز Push سیگنال فرکانس بالای حامل را حذف کرده و قسمت منفی سیگنال ASK را نیز حذف می نماید . در مرحله بعدی فیلتر پایین گذر مولفه های dc موج را حذف کرده و همچنین قسمت های دندان اره ای فرکانس بالا را نیز حذف می نماید .

در بخش آخر نیز مقایسه کننده سیگنال فیلتر شده را با سیگنالی ثابت مقایسه کرده و سیگنالی مطابق با سیگنال اصلی وارد شده به دمدولاتور را تولید می نماید .

شکل ۱۶-۷ مدار به کار رفته برای دمدولاسیون ASK را نشان می دهد .




شکل ۱۶-۷. دمدولاسیون ASK

در این شکل Multiplier(1) سیگنال مدوله ASK را تولید می نماید .

آشکار ساز پوش فقط اجازه عبور قسمت مثبت سیگنال ASK را صادر می کند. فیلتر قسمتهای دندان اره ای فرکانس بالا را فیلتر کرده و همچنین مولفه های DC سیگنال خارج شده از آشکار ساز نیز فیلتر می شود .

در آخر مقایسه کننده سیگنال خارج شده از فیلتر را به سیگنالی مطابق با سیگنال وارد شده به مدولاتور تولید می نماید .











شکل ۱۶-۶. ماژول RN-E809

آزمایش ۱۶-۱: مدولاتور ASK

مراحل انجام آزمایش:

- ۱- مدار مدولاتور ASK را که در ماژول RN – E809 قرار دارد را روی قاب آزمایش دهید.
- ۲- یک موج سینوسی با فرکانس 500KHz و دامنه $4V_{p-p}$ به ورودی VC CAR IN اعمال نمایید.
- ۳- یک موج مربعی با فرکانس 20KHz از خروجی TTL منبع تولیدکننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.
- ۴- پتانسیومتر V_{R1} بطور کامل در جهت عقربه‌های ساعت بچرخانید دامنه سیگنال مدوله شده ی ASK به حداکثر مقدار خود در خروجی VT OUT برسد. شکل موج سیگنال ASK را اندازه‌گیری و در جدول ۱۶-۱ ثبت کنید.
- ۵- پتانسیومتر V_{R1} را به طور کامل در خلاف جهت عقربه‌های ساعت بچرخانید تا دامنه سیگنال مدوله شده ASK به حداقل مقدار خود در خروجی VT OUT برسد. شکل موج سیگنال ASK را اندازه‌گیری و در جدول ۱۶-۱ ثبت کنید.
- ۶- یک موج مربعی با فرکانس 1KHz از خروجی TTL منبع تولیدکننده سیگنال دریافت و به ورودی VD SIGNAL IN اعمال نمایید.
- ۷- مرحله‌ی ۴ و ۵ را تکرار نمایید.
- ۸- یک موج مربعی با فرکانس 10KHz از خروجی TTL منبع تولید کننده سیگنال دریافت و به ورودی VD SIGNAL IN اعمال نمایید.
- ۹- مراحل ۴ و ۵ را تکرار کنید.
- ۱۰- یک موج مربعی 50KHz از خروجی TTL منبع تولید کننده سیگنال دریافت و به ورودی VD SIGNAL IN اعمال نمایید.
- ۱۱- مرحله‌ی ۴ و ۵ را تکرار کنید.

جدول ۱۶-۱. مدولاتور ،ASK ، $4V_{P-P}$ ، $500KHz$ VC CAR IN

VD (ورودی TTL)	شکل موج VT OUT (V_{R1} بطور کامل در جهت عقربه ساعت)	شکل موج VT OUT (V_{R1} بطور کامل در خلاف جهت عقربه ساعت)
20KHZ		
1KHZ		
10KHZ		
50KHZ		

آزمایش ۱۶-۲: دمدولاتور ناپیوسته ASK

مراحل انجام آزمایش:

۱- مدار دمدولاتور ناپیوسته ASK که روی مازول RN – E809 قرار دارد را توسط قرار دادن جامپرهای ۲ و ۸ در مدار کامل کنید.

۲- یک موج سینوسی با فرکانس 500KHZ و دامنه $4V_{p-p}$ به ورودی VC CAR IN اعمال نمایید.

۳- یک موج مربعی با فرکانس 20KHZ از خروجی TTL منبع تولید کننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۴- پتانسیومتر V_{R1} را به طور کامل در جهت عقربه‌های ساعت بچرخانید تا دامنه خروجی VT OUT حداکثر شود. شکل موج‌های خروجی‌های VT OUT و VO OUT و VLP OUT و خروجی آشکار ساز پوش را در جدول ۱۶-۲ ثبت کنید.

۵- یک موج مربعی با فرکانس 1KHZ از خروجی TTL منبع تولید کننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۶- مرحله ۴ را تکرار کنید.

۷- یک موج مربعی با فرکانس 10KHZ از خروجی TTL منبع تولید کننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.


۸- مرحله ۴ را تکرار کنید.

۹- یک موج مربعی با فرکانس 50KHZ از خروجی TTL منبع تولید کننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۱۰- مرحله ۴ را تکرار کنید.

۱۱- شکل موج‌های VD SIGNAL IN و VO-OUT را مقایسه کنید.

جدول ۱۶-۲ دمدولاتور ASK ناپیوسته (VC CAR IN =500KHz , 4V_{p-p})



آزمایش ۱۶-۳: سیستم ASK همراه با CVSD منچستر

مراحل انجام آزمایش :

۱- مازولهای RN – E810 و RN – E809 را به مانند شکل زیر به هم متصل کنید. شکل زیر ترکیبی از آزمایشهای CVSD و مدولاسیون و دمدولاسیون ASK منچستر می باشد.

۲- جامپرهای ۱ و ۳ و ۵ و ۷ و ۸ را در مدار مازول RN – E810 قرار دهید و جامپرهای ۲ و ۶ و ۸ را روی مدار مازول RN – E809 قرار دهید.

۳- خروجی MEC OUT روی مازول RN – E810 را به ورودی VD SIGNAL IN روی مازول RN – E810 متصل نمایید.

۴- خروجی VO OUT روی مازول RN – E809 را به ورودی MCD IN روی مازول RN – E810 متصل نمایید.

۵- یک موج سینوسی با فرکانس 500KHZ و دامنه $4V_{p-p}$ به ورودی VC CAR IN روی مازول RN – E809 اعمال نمایید و منبع تغذیه را روشن کنید .

۷- پتانسیومتر V_{R1} را روی مازول RN – E810 بخش تولید کننده ی پالس ساعت را بچرخانید تا یک سیگنال با فرکانس 90KHZ در خروجی این بخش (CLK OUT) بدست آورید.

۸- یک موج سینوسی با فرکانس 1KHZ و دامنه ی 1V پیک تا پیک به ورودی A-IN روی مازول RN – E810 اعمال نمایید.

۹- پتانسیومتر V_{R1} روی مازول RN – E809 بخش ضرب کننده اول (multiplier 1) را به طور کامل در جهت عقربه های ساعت بچرخانید.

۱۰- شکل موج های نقاط مختلف خواسته شده در جدول ۱۶-۳ را اندازه گیری و ثبت کنید.









۱۱- یک موج سینوسی با دامنه ی 1V پیک تا پیک و فرکانس 3KHZ به ورودی A – IN روی مازول RN – E810 را تکرار کنید.









۱۲- مرحله ی ۱۰ را تکرار کنید.









۱۳- یک موج سینوسی با فرکانس 200HZ و دامنه ی 1V پیک تا پیک به ورودی A – IN که روی مازول RN – E810 قرار دارد اعمال نمایید.

۱۴- مرحله ی ۱۰ را تکرار کنید.

جدول ۱۶-۳. سیستم ASK با CVSD منچستر (VC CAR IN = 500kHz , 4V_{P-P})

1KHz	RN-E810 MEC - OUT		RN-E809 VO- OUT	
	RN-E809 VT- OUT		RN-E810 MCD- OU	
	RN-E809 VE- OUT		RN-E809 VLP- OUT	
	MCD CLK-OUT		DMA-OUT	

3KHz	RN-E810 MEC - OUT		RN-E809 VO- OUT	
	MCD CLK-OUT		DMA- OUT	
	RN-E809 VT- OUT		RN-E810 MCD- OUT	
	RN-E809 VE- OUT		RN-E809 VLP- OUT	

200 Hz	RN-E810 MEC- OUT		RN-E809 VO- OUT	
	RN-E809 VT- OUT		RN-E810 MCD- OUT	
	RN-E809 VE- OUT		RN-E809 VLP- OUT	
	MCD CLK-OUT		DMA-OUT	

آزمایش ۱۶-۴: دمدولاتور پیوسته ASK

مراحل انجام آزمایش:

۱- دمدولاتور پیوسته ASK که در ماژول RN – E809 قرار دارد را با قرار دادن جامپرهای ۱ و ۳ و ۴ و ۷ و ۸ و ۹ و ۱۰ و ۱۱ در مدار کامل کنید.

۲- یک موج سینوسی با فرکانس 500KHZ و دامنه $4V_{p-p}$ به ورودی VC CAR IN اعمال نمایید.

۳- یک موج مربعی با فرکانس 20KHZ از خروجی TTL منبع تولید کننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۴- پتانسیومتر V_{R1} را به طور کامل در جهت عقربه‌های ساعت بچرخانید تا دامنه‌ی خروجی ضرب کننده اول حداکثر شود در خروجی این بخش ما یک موج مدوله شده‌ی ASK را خواهیم داشت.

۵- پتانسیومتر V_{R4} را بچرخانید تا فرکانس سیگنال خروجی VCO OUT برابر با فرکانس سیگنال کریپر (500KHZ) شود.

۶- پتانسیومتر V_{R5} را بچرخانید تا سیگنال‌های خروجی VLO OUT و VT OUT همفاز شوند.

۷- پتانسیومتر V_{R2} را بچرخانید تا دامنه‌ی خروجی VX OUT حداکثر شود.

۸- پتانسیومتر V_{R3} را بچرخانید تا یک سیگنال ۵V پیک تا پیک در خروجی VLP OUT ظاهر شود.

۹- شکل موج خروجی‌های ضرب کننده و VX OUT و VSO IN و VLP OUT و VO OUT را در جدول ۱۶-۴ ثبت کنید.

۱۰- یک موج مربعی با فرکانس 1KHZ از خروجی TTL منبع تولیدکننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۱۱- مراحل ۶ تا ۹ را تکرار نمایید.

۱۲- یک موج مربعی با فرکانس 10KHZ از خروجی TTL منبع تولیدکننده سیگنال به ورودی VD SIGNAL IN اعمال نمایید.

۱۳- مراحل ۶ تا ۹ را تکرار نمایید.











۱۴- یک موج مربعی با فرکانس 50KHZ از خروجی TTL منبع تولید کننده سیگنال ورودی VD SIGNAL IN اعمال نمایید.





۱۵- مراحل ۶ تا ۹ را تکرار نمایید.

۱۶- شکل موج‌های روی VO OUT و VD SIGNAL IN را مقایسه کرده و توضیح دهید

جدول ۴-۱۶. دمدولاتور ASK پیوسته (VC CAR IN = 500KHZ , $4V_{p-p}$)

20 KHz	ورودی TTL	VT OUT	
		VX OUT	
		VSO IN	
		VLP OUT	
		VO OUT	

1 KHz	VT OUT	
	VX OUT	
	VSO IN	
	VLP OUT	
	VO OUT	
10 KHz	VT OUT	
	VX OUT	
	VSO IN	
	VLP OUT	
	VO OUT	

50 KHz	VT OUT	
	VX OUT	
	VSO IN	
	VLP OUT	
	شکل موج VO OUT	